[发明专利]抗差分功耗分析攻击的全定制先进密码算法的字节替换电路无效
| 申请号： | 200810034326.0 | 申请日： | 2008-03-06 |
| 公开（公告）号： | CN101527628A | 公开（公告）日： | 2009-09-09 |
| 发明（设计）人： | 韩军;李亮;曾晓洋;赵佳 | 申请（专利权）人： | 复旦大学 |
| 主分类号： | H04L9/06 | 分类号： | H04L9/06;H03K19/0948 |
| 代理公司： | 上海正旦专利代理有限公司 | 代理人： | 陆 飞;盛志范 |
| 地址： | 20043*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于信息安全芯片设计技术领域，具体为一种抗差分功耗攻击的全定制先进密码算法的字节替换电路。本发明提出的AES SubByte电路用下列基本单元实现：反应器INV、两输入灵敏放大器与门(AND2D1)、三输入灵敏放大器与门(AND3D1)、两输入灵敏放大器异或门(XOR2D1)和三输入灵敏放大器异或门(XOR3D1)。本发明用流水线结构代替直接相连，以较小的面积代价获得较高的速度，采用的锁存器是基于灵敏放大器逻辑的触发器。本发明能够实现电路的功耗与运算数据及操作顺序的无关性，从而能够有效地防止差分功耗分析攻击。本发明采用SMIC 0.18μm CMOS工艺，电路工作频率达到83.3MHz，其版图面积约为0.85mm2。本发明可以广泛应用于高度安全性的对称加密运算设备。 | ||
| 搜索关键词： | 抗差分 功耗 分析 攻击 定制 先进 密码 算法 字节 替换 电路 | ||
【主权项】：
1、一种抗差分功耗分析攻击的全定制AES SubByte电路，其特征在于AES SubByte模块用下列基本单元实现：INV、AND2D1、AND3D1、XOR2D1和XOR3D1；其中INV是普通cmos的反相器，AND2D1、AND3D1、XOR2D1和XOR3D1是基于灵敏放大器逻辑基本单元，用流水线结构代替直接相连，采用的锁存器是基于灵敏放大器逻辑的锁存器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于复旦大学，未经复旦大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810034326.0/，转载请声明来源钻瓜专利网。
