[发明专利]抗差分功耗分析攻击的全定制先进密码算法的字节替换电路

说明书

技术领域

本发明属于信息安全芯片设计技术领域，具体涉及一种抗差分功耗分析攻击的全定制先进密码算法的字节替换(AES SubByte)电路。

背景技术

先进密码算法(Advanced Encryption Standard，AES)是由NIST(National Institute ofStandards and Technology)提出的一种常用的对称密码算法。采用该算法的密码芯片广泛应用于智能卡、电子商务、网上银行等领域，极大地保证了系统的安全。但是最近几年，攻击者能通过因数字CMOS门跳变而泄露的旁道信息找到密码芯片的密钥。特别是差分功耗分析(Differential Power Analysis，DPA)攻击通过分析数据跳变而产生的功耗特性，能非常有效地找到密钥。在AES算法中，字节替换(SubByte)模块是差分功耗分析攻击的主要对象。

标准单元库里的静态互补CMOS(scCMOS)逻辑是集成电路芯片中常用的逻辑类型。scCMOS逻辑只有在它的输出从0跳变到1时才消耗电源的能量。这种不对称的功耗特征为差分功耗分析提供了信息。因此，基于标准单元库中scCMOS逻辑的SubByte的设计缺乏安全性。一种独立于功耗的动态差分CMOS逻辑类型可以避免差分功耗分析的攻击，称之为灵敏放大器逻辑(Sense Amplifier Based Logic，SABL)。本发明基于SABL，提出了抗差分功耗分析的AES SubByte电路的全定制设计。

发明内容

本发明的目的是提出一种抗差分功耗分析攻击的全定制AES SubByte电路，使AESSubByte模块结构抗差分功耗分析攻击，嵌入到AES中，可以使得整个AES结构抗差分功耗分析。

鉴于SubByte是AES算法中最复杂的部分。它包含非线性运算，并且在加密和解密时有着不同的仿射变换。SubByte模块的实现方法有两种，一是查找表，二是有限域运算。为减小硬件面积，本发明采用有限域计算的方法来实现SubByte模块。即将原本在GF(2⁸)域的求逆计算，转换到GF(2⁴)域实现。由于GF(2⁴)域的运算相对简单，就可以快速而有效的进行GF(2⁸)域求逆运算。

鉴于兼具加密和解密功能的SubByte模块结构如图6所示。在模块61和模块62中，模块611是逆仿射变换，621是仿射变换，612和613是从GF(2⁸)域到GF(2⁴)域的映射矩阵，623和624是从GF(2⁴)域到GF(2⁸)域的映射矩阵。614和624是多路选择器。模块62和61有类似的结构，都可以用一些异或(XOR)运算实现，最后通过一个MUX(多路选择器)选择输出。模块63的内部结构如图7所示。模块63在GF(2⁴)的运算有：加法运算、平方运算、乘法运算和求逆运算。所有的这些运算都可以等效于XOR，AND，INV的组合。

本发明提出的AES SubByte电路用下列基本单元实现：INV、两输入灵敏放大器与门(AND2D1)、三输入灵敏放大器与门(AND3D1)、两输入灵敏放大器异或门(XOR2D1)和三输入灵敏放大器异或门(XOR3D1)。其中INV是普通cmos的反相器，AND2D1、AND3D1、XOR2D1和XOR3D1是基于灵敏放大器逻辑的基本单元，因为灵敏放大器逻辑是动态差分逻辑。本发明用流水线结构代替直接相连，以较小的面积代价获得较高的速度。本发明中采用的锁存器是基于灵敏放大器逻辑的触发器(Sense Amplifier Flip-flop，SAFF)，这是因为SAFF的工作频率高于一般的触发器。