[发明专利]一种可减小漏电流的MOS管制造方法无效
| 申请号： | 200810032340.7 | 申请日： | 2008-01-07 |
| 公开（公告）号： | CN101483140A | 公开（公告）日： | 2009-07-15 |
| 发明（设计）人： | 魏莹璐;何学缅 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/822 |
| 代理公司： | 上海思微知识产权代理事务所 | 代理人： | 屈 蘅;李时云 |
| 地址： | 2012*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种可减小漏电流的MOS管制造方法，该MOS晶体管制作在已制成导电阱和场隔离区的硅衬底上。现有技术的栅极直接暴露在源漏注入工艺中高能量和高剂量的离子中，该离子易损伤栅极表面或穿透栅极进入栅氧化层或硅衬底，从而增大了MOS管的漏电流。本发明的MOS管制造方法先制作栅极；然后在栅极上沉积隔离介质层；接着在隔离介质层上沉积侧墙介质层；之后对侧墙介质层进行刻蚀工艺形成栅极侧墙；接着进行源漏离子注入工艺形成源漏极；最后去除未被栅极侧墙遮蔽的隔离介质层。采用本发明可避免高能离子直接损伤栅极表面而增大MOS管的漏电流，可大大提高MOS管的电性能。 | ||
| 搜索关键词： | 一种 减小 漏电 mos 制造 方法 | ||
【主权项】：
1、一种可减小漏电流的MOS管制造方法，该MOS管制作在已制成导电阱和场隔离区的硅衬底上，该MOS管制作方法包括以下步骤：a、在硅衬底上制作栅极；b、在栅极上沉积隔离介质层；c、在隔离介质层上沉积侧墙介质层；d、对侧墙介质层进行刻蚀工艺形成栅极侧墙；其特征在于，该方法还包括以下步骤：e、进行源漏离子注入工艺形成源漏极；f、去除未被栅极侧墙遮蔽的隔离介质层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810032340.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
