[发明专利]用于低k或者超低k级间电介质图案转移的结构和方法有效
申请号: | 200780015761.2 | 申请日: | 2007-05-03 |
公开(公告)号: | CN101553907A | 公开(公告)日: | 2009-10-07 |
发明(设计)人: | J·J·布克奇戈内诺;G·W·吉布森;M·B·罗思韦尔;R·R·于 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | H01L21/4763 | 分类号: | H01L21/4763 |
代理公司: | 北京市金杜律师事务所 | 代理人: | 王茂华 |
地址: | 美国*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及用于在低k或者超低k(即具有范围从约1.5到约3.5的介电常数)级间电介质(ILD)材料中形成互连图案的改进方法和结构。具体而言,起初使用减少的光刻关键尺度(CD)(即与目标CD相比)来形成厚度增加的图案化的抗蚀剂层,这又允许将包括下方氮化物掩模层和上方氧化物掩模层的简单硬掩模叠层用于后续的图案转移。接着通过使用含氧化学物的第一反应离子蚀刻(RIE)工艺来图案化该硬掩模叠层以形成具有与目标CD基本上相同的恢复CD的硬掩模开口。然后通过使用含氮化学物的第二RIE工艺来图案化ILD材料以形成具有目标CD的互连图案。 | ||
搜索关键词: | 用于 或者 电介质 图案 转移 结构 方法 | ||
【主权项】:
1.一种用于在级间电介质结构中形成目标关键尺度的互连图案的方法,所述方法包括:形成包括一个或者多个级间电介质层的级间电介质结构,各级间电介质层具有范围从约1.5到约3.5的介电常数;在所述级间电介质结构之上形成硬掩模叠层,其中所述硬掩模叠层包括下方氮化物掩模层和上方氧化物掩模层;在所述硬掩模叠层之上形成抗蚀剂层;图案化所述抗蚀剂层以形成关键尺度比所述目标关键尺度小约5nm到约30nm的一个或者多个抗蚀剂开口;通过所述抗蚀剂开口图案化所述硬掩模叠层以形成一个或者多个硬掩模开口,其中所述硬掩模开口具有所述目标关键尺度;以及通过所述硬掩模开口图案化所述级间电介质结构以形成与所述硬掩模开口对准并且由此也具有所述目标关键尺度的互连图案。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200780015761.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造