[发明专利]形成非易失性存储器件的方法无效
申请号: | 200710305754.8 | 申请日: | 2007-12-28 |
公开(公告)号: | CN101211860A | 公开(公告)日: | 2008-07-02 |
发明(设计)人: | 沈载煌;任庸植;金奇南;朴载宽 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/768;H01L21/027 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 黄启行;穆德骏 |
地址: | 韩国京畿道水*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种形成非易失性存储器件的方法,包括形成第一掩模图形,该第一掩模图形在其间可以具有相对大的距离。形成保形地覆盖第一掩模图形的距离调整层。在第一掩模图形之间的距离调整层上的沟槽中形成第二掩模图形。 | ||
搜索关键词: | 形成 非易失性存储器 方法 | ||
【主权项】:
1.一种形成非易失性存储器件的方法,该方法包括:在衬底上的刻蚀目标层上形成第一掩模图形,该第一掩模图形包括源极掩模线、串选择掩模线以及设置在源极掩模线和串选择掩模线之间的多个第一单元掩模线;形成保形地覆盖第一掩模图形并限定在其上的沟槽的距离调整层,该沟槽在相邻的第一掩模图形对之间并平行于相邻的第一掩模图形对延伸;在第一掩模图形之间的沟槽中形成第二掩模图形,该第二掩模图形包括在邻近于源极掩模线的沟槽中的接地选择掩模线和邻近于第一单元掩模线的另一沟槽之一中的多个第二单元掩模线;各向异性地刻蚀在该接地选择掩模线、串选择掩模线、第一单元掩模线以及第二单元掩模线的两侧上的距离调整层,以露出部分刻蚀目标层;以及使用该接地选择掩模线、串选择掩模线、第一单元掩模线以及第二单元掩模线作为蚀刻掩模,构图该刻蚀目标层,以分别形成接地选择栅极线、串选择栅极线和多个单元栅极线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710305754.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种烟叶分段打叶复烤方法
- 下一篇:一种黄色活性染料的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造