[发明专利]数字式脉冲固定超前时间移相电路

摘要

本发明涉及一种固定超前时间移相电路，图2为框图。该移相电路包含脉冲整形电路、脉冲延时电路，加法计数器、减法计数器、数值比较器，时钟电路，超前时间设定，输出脉冲整形。通过将输入脉冲整形变成固定宽度的两个窄脉冲，其中一个窄脉冲作为上一个周期加法计数器的停止脉冲，同时将加法计数器的计数值存入存储器；另一个窄脉冲经延时后作为本周期加法计数器的启动脉冲，启动加法计数器从零开始计数。在加法计数器停止计数后，其计数值存入减法计数器存储器，减法计数器作减法计数。当减法计数器减到超前时间设定值时，数值比较器输出脉冲，经脉冲整形，输出要求的超前时间脉冲信号。

主权项

1.数字式脉冲固定超前时间移相电路，其特征是：脉冲整形电路的输出分别与脉冲延时电路、加法计数器及减法计数器连接，脉冲延时电路的输出再与加法计数器的输入连接，加法计数器的输出与减法计数器连接，在加法计数器与减法计数器的输入端再连接时钟电路，减法计数器的输出与数值比较器连接，在数值比较器上连接超前时间设定电路，数值比较器的输出再与输出脉冲整形电路连接；脉冲整形电路将输入的脉冲整形变成固定宽度的两个窄脉冲，其中一个窄脉冲作为上一个周期加法计数器的停止脉冲，同时将加法计数器的计数值存入存储器；另一个窄脉冲经脉冲延时电路延时后作为本周期加法计数器的启动脉冲，启动加法计数器从零开始计数；在加法计数器停止计数后，其计数值存入减法计数器的存储器，减法计数器作减法计数；当减法计数器减到超前时间设定电路的超前时间设定值时，数值比较器输出脉冲，经脉冲整形，输出要求的超前时间脉冲信号。