[发明专利]像素结构及其制造方法

摘要

本发明涉及一种可降低漏电流的像素结构及其制造方法，像素结构包括栅极、栅绝缘层、半导体层、欧姆接触层、源极、漏极、第一图案化介电层、第二图案化介电层及像素电极依序配置于基板上。栅绝缘层覆盖栅极，而半导体层位于栅极上方。欧姆接触层配置于半导体层上，且源/漏极露出欧姆接触层露出的部分半导体层。第一图案化介电层覆盖栅极上方的源/漏极并露出部分半导体层。第一图案化介电层与第二图案化介电层分别具有第一开口与第二开口以露出部分漏极。像素电极借第一及第二开口电性连接漏极。

主权项

1. 一种像素结构的制造方法，其特征在于包括：形成一栅极于一基板上；形成一栅绝缘层于该基板上，且该栅绝缘层覆盖该栅极；形成一半导体层于该栅绝缘层上，且该半导体层位于该栅极上方；形成一欧姆接触层于该半导体层上；形成一导体层于该欧姆接触层上；形成一第一图案化光刻胶层于该导体层上；以该第一图案化光刻胶层为掩模，移除部分该导体层，以形成一源极与一漏极，并暴露出该栅极上方的部分该欧姆接触层；移除该第一图案化光刻胶层；形成一第一介电材料层于该源极与该漏极以及该源极与该漏极所暴露的该欧姆接触层上；形成一第二图案化光刻胶层于该第一介电材料层上，其中形成该第二图案化光刻胶层时所使用的光掩模与形成该第一图案化光刻胶层时所使用的光掩模相同，并且借由调整一制程条件，使该第二图案化光刻胶层的图案尺寸大于该第一图案化光刻胶层的图案尺寸；以该第二图案化光刻胶层为掩模，移除部分该第一介电材料层以及部分该欧姆接触层，以形成一第一图案化介电层，其中该第一图案化介电层完整地覆盖该源极与该漏极，并暴露出该源极与该漏极之间的该半导体层；移除该第二图案化光刻胶层；形成一第二介电材料层于该第一图案化介电层、该半导体层以及该栅绝缘层上；移除部分该第一图案化介电层与部分该第二介电材料层，以形成一第二图案化介电层，其中该第一图案化介电层具有一第一开口，而第二图案化介电层具有一第二开口，且该第二开口暴露出该第一开口所暴露出的该漏极；以及形成一像素电极于该第二图案化介电层上，且该像素电极电性连接该第一开口以及该第二开口所暴露出的该漏极。