[发明专利]最大似然检测器、错误校正电路和介质存储装置有效
申请号: | 200710166650.3 | 申请日: | 2007-11-01 |
公开(公告)号: | CN101174838A | 公开(公告)日: | 2008-05-07 |
发明(设计)人: | 伊东利雄 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H03M13/00 | 分类号: | H03M13/00;H03M13/29;G11B20/10;G11B20/18 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 李辉 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了最大似然检测器、错误校正电路和介质存储装置。该最大似然检测器产生解码目标数据串并且提供对于错误校正电路有效的错误候选项。该最大似然检测器具有:检测器,用于产生解码目标数据串;以及错误候选项提取器,其基于来自该检测器的似然度信息,提取各个位中似然度表现出高错误可能性的位位置,作为所述解码目标数据串的错误候选项。由于仅提取错误可能性高的位位置作为错误候选项,所以校正电路可以按较低似然度的顺序提取错误候选项,并且可以减少按似然度顺序进行排序的次数。 | ||
搜索关键词: | 最大 检测器 错误 校正 电路 介质 存储 装置 | ||
【主权项】:
1.一种最大似然检测器,该最大似然检测器用于根据输入信号产生解码目标数据串并且将所述解码目标数据串输出到错误校正电路,所述最大似然检测器包括:检测器,用于根据所述输入信号产生所述解码目标数据串,并且检测所述解码目标数据串中的各个位的似然度;以及错误候选项提取器,用于接收各个位的所述似然度并且产生错误候选项表,所述错误候选项表用于按所述似然度的顺序存储似然度为预定阈值或更小的位位置,作为所述错误校正电路的选定错误候选项。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710166650.3/,转载请声明来源钻瓜专利网。
- 上一篇:电子部件和导线结合方法
- 下一篇:不会灼伤的发卷和卷发夹
- 同类专利
- 专利分类