[发明专利]非易失性存储器的制造方法无效
申请号: | 200710153159.7 | 申请日: | 2007-09-28 |
公开(公告)号: | CN101399229A | 公开(公告)日: | 2009-04-01 |
发明(设计)人: | 颜琬仪;赖亮全 | 申请(专利权)人: | 力晶半导体股份有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种非易失性存储器的制造方法,包括:于基底上依序形成穿隧介电层、第一导体层与第一掩模层;于第一掩模层、第一导体层、穿隧介电层与基底中形成隔离结构;移除第一掩模层;移除源极区域与漏极区域的第一导体层与穿隧介电层;于源极区域与漏极区域的基底中形成第一掺杂区;于基底上形成第二导体层;于基底上形成栅间介电层;移除源极区域、漏极区域与部分选择栅极区域的栅间介电层;于基底上形成第三导体层;将第三导体层、第二导体层、栅间介电层与第一导体层图案化。 | ||
搜索关键词: | 非易失性存储器 制造 方法 | ||
【主权项】:
1. 一种非易失性存储器的制造方法,包括:在一基底上依序形成一穿隧介电层、一第一导体层与一第一掩模层,其中该基底具有一源极区域、一漏极区域与一选择栅极区域;在该第一掩模层、该第一导体层、该穿隧介电层与该基底中形成一隔离结构,该隔离结构的延伸方向与该源极区域、该漏极区域以及该选择栅极区域的延伸方向交错;移除该第一掩模层;移除该源极区域与该漏极区域的该第一导体层与该穿隧介电层;在该源极区域与该漏极区域的该基底中形成一第一掺杂区;在该基底上形成一第二导体层;在该基底上形成一栅间介电层;移除该源极区域、该漏极区域与部分该选择栅极区域的该栅间介电层;在该基底上形成一第三导体层;以及图案化该第三导体层、该第二导体层、该栅间介电层与该第一导体层,以形成多个堆迭栅极结构,同时在该源极区域形成一源极线,在该漏极区域形成多个位线接触窗,以及在该选择栅极区域形成一选择栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力晶半导体股份有限公司,未经力晶半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710153159.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造