[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 200710103037.7 申请日: 2007-04-29
公开(公告)号: CN101136243A 公开(公告)日: 2008-03-05
发明(设计)人: 富田浩由 申请(专利权)人: 富士通株式会社
主分类号: G11C11/406 分类号: G11C11/406;G11C11/4074
代理公司: 北京东方亿思知识产权代理有限责任公司 代理人: 赵淑萍
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种半导体器件及其制造方法,抑制了由于MOSFET的阈值的分散而造成的DRAM的刷新故障。DRAM具有用于记录将被施加到单元晶体管的背栅的背偏置电势的设置值的第一单位和用于基于记录在第一单位中的背偏置电势的设置值产生背偏置电势并将所产生的背偏置电势提供到背栅的第二单位,其中,当与单元晶体管具有相同结构并且在同一过程中制造的MOSFET的阈值大于单元晶体管应当具有的目标值时,比针对目标值的背偏置电势更浅的值被记录在第二单位中。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体器件,包括:存储器单元,该存储器单元包括开关和电容器,所述开关是MOS晶体管,并且其中所述MOS晶体管的第一源漏区被连接到所述电容器的一个电极;控制电路,用于通过将电荷存储在所述电容器中或释放被存储的电荷来记录一位存储器数据,并且通过读取所述电容器的电势来读取一位存储器数据;以及刷新电路,用于周期性地或基于接收到的命令将记录在所述存储器单元中的存储器数据重写到所述存储器单元,所述半导体器件还包括:用于记录背偏置电势的存储电路,其记录将被施加到所述MOS晶体管的背栅的背偏置电势的设置值;以及背栅电势产生电源,其基于记录在所述用于记录背偏置电势的存储电路中的背偏置电势的设置值产生背偏置电势,并且将所产生的背偏置电势提供到所述背栅,其中,当所述MOS晶体管的阈值大于被设置为所述MOS晶体管应当具有的阈值的目标值时,比针对所述目标值的所述背偏置电势的设置值更浅的背偏置电势的值被记录作为所述背偏置电势的设置值。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710103037.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top