[发明专利]一种双处理器间的通讯方法有效
| 申请号： | 200710063942.4 | 申请日： | 2007-02-14 |
| 公开（公告）号： | CN101013414A | 公开（公告）日： | 2007-08-08 |
| 发明（设计）人： | 吴利予 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | G06F15/167 | 分类号： | G06F15/167;G06F13/24 |
| 代理公司： | 北京安信方达知识产权代理有限公司 | 代理人： | 龙洪;霍育栋 |
| 地址： | 518057广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种双处理器间的通讯方法，在DPRAM中划分出4个不重叠的存储区域：第一存储区、第二存储区、第三存储区和第四存储区；第二处理器周期性交替触发第一处理器的中断：第一中断和第二中断；在触发第一中断之后、触发第二中断之前，第二处理器读取第一存储区中保存的通讯数据，并在第三存储区写入通讯数据；作为对第一中断的响应，第一处理器在第二存储区写入通讯数据，并读取第四存储区中保存的通讯数据；在触发第二中断之后、触发第一中断之前，第二处理器读取第二存储区中保存的通讯数据，并在第四存储区写入通讯数据；作为对第二中断的响应，第一处理器在第一存储区写入通讯数据，并读取第三存储区中保存的通讯数据。 | ||
| 搜索关键词： | 一种 处理器 通讯 方法 | ||
【主权项】：
1、一种双处理器间的通讯方法，应用于包含第一处理器、第二处理器和DPRAM的系统中，其中，所述第一处理器、第二处理器分别与DPRAM的不同端口相连；第二处理器可触发第一处理器的中断；其特征在于，在DPRAM中划分出4个不重叠的存储区域：第一存储区、第二存储区、第三存储区和第四存储区；第二处理器周期性交替触发第一处理器的中断：第一中断和第二中断；在触发第一中断之后、触发第二中断之前，第二处理器读取第一存储区中保存的通讯数据，并在第三存储区写入通讯数据；作为对第一中断的响应，第一处理器在第二存储区写入通讯数据，并读取第四存储区中保存的通讯数据；在触发第二中断之后、触发第一中断之前，第二处理器读取第二存储区中保存的通讯数据，并在第四存储区写入通讯数据；作为对第二中断的响应，第一处理器在第一存储区写入通讯数据，并读取第三存储区中保存的通讯数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710063942.4/，转载请声明来源钻瓜专利网。
- 上一篇：组合式异型汽车玻璃钢化成型器
- 下一篇：驱动拔块自锁式缝纫机手摇器
