[发明专利]低位错密度锗硅虚衬底的制备方法无效
| 申请号： | 200710008498.6 | 申请日： | 2007-01-26 |
| 公开（公告）号： | CN101013668A | 公开（公告）日： | 2007-08-08 |
| 发明（设计）人： | 李成;蔡坤煌;张永;赖虹凯;陈松岩 | 申请（专利权）人： | 厦门大学 |
| 主分类号： | H01L21/20 | 分类号： | H01L21/20;H01L21/322 |
| 代理公司： | 厦门南强之路专利事务所 | 代理人： | 马应森 |
| 地址： | 361005福*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 低位错密度锗硅虚衬底的制备方法，涉及一种制备Ge组分渐变弛豫锗硅合金层的方法，尤其是涉及一种氧化具有硅盖层低Ge组分锗硅层来制备低位错密度、表面平整的Ge组分渐变弛豫锗硅缓冲层的方法。提供一种可实现表面平整、Ge组分可控、成本低、厚度薄的SiGe弛豫缓冲层的制备方法。先在硅衬底或绝缘体上硅衬底上，用分子束外延或化学汽相淀积法生长一层Ge组分SiGe合金层，在SiGe合金层上覆盖一层硅盖层，Ge组分小于0.2，厚度在临界厚度以下；将覆盖一层硅盖层的SiGe合金层在氧化炉中氧化，在氧化后生成的SiO2层下面形成Ge组分渐变的SiGe缓冲层，Ge组分大于0.3；将氧化后生成的SiO2层腐蚀掉。 | ||
| 搜索关键词： | 低位 密度 锗硅虚 衬底 制备 方法 | ||
【主权项】：
1.低位错密度锗硅虚衬底的制备方法，其特征在于包括以下步骤：1)在硅衬底或绝缘体上硅衬底上，用分子束外延或化学汽相淀积法生长一层Ge组分SiGe合金层，在SiGe合金层上覆盖一层硅盖层，Ge组分小于0.2，厚度在临界厚度以下；2)将覆盖一层硅盖层的SiGe合金层在氧化炉中氧化，在氧化后生成的SiO2层下面形成Ge组分渐变的SiGe缓冲层，Ge组分大于0.3；3)将氧化后生成的SiO2层腐蚀掉，得低位错密度锗硅虚衬底。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于厦门大学，未经厦门大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710008498.6/，转载请声明来源钻瓜专利网。
- 上一篇：用户帐号安全的保护方法
- 下一篇：锂离子电池及其制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
