[实用新型]一种嵌入式核芯模块无效
| 申请号： | 200620155334.7 | 申请日： | 2006-12-27 |
| 公开（公告）号： | CN201021995Y | 公开（公告）日： | 2008-02-13 |
| 发明（设计）人： | 缪立循 | 申请（专利权）人： | 缪立循 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 528400广东省中山市莲塘*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种嵌入式核芯模块，它内嵌完整的CPU作为核心处理器、内部电路带有可编程存储器和动态数据存储器、联接有多种通讯接口和I/O接口、总线接口电路，其特征在于：CPU、存储器设置在电路板的中央，总线接口在电路板的右侧，设置有26个引脚从上到下分两排排列，电路板的上下侧边分别为具有16个引脚呈单行排列的输入输出I/O接口，左侧设有两个通讯接口，上方接口具有10个引脚，下方为8个引脚。上述各种接口排列方式确定了引脚的排列位置，制作成统一的外围尺寸，将电路板封装为固态电路模块，这样实现了统一封装，便于标准化生产。 | ||
| 搜索关键词： | 一种 嵌入式 模块 | ||
【主权项】：
1.一种嵌入式核芯模块，它内嵌完整的CPU作为核心处理器、内部电路带有可编程存储器和动态数据存储器、联接有多种通讯接口和I/O接口、总线接口电路，其特征在于：CPU、存储器设置在电路板的中央，总线接口在电路板的右侧，设置有26个引脚从上到下分两排排列，电路板的上下侧边分别为具有16个引脚呈单行排列的输入输出I/O接口，左侧设有两个通讯接口，上方接口具有10个引脚，下方为8个引脚。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于缪立循，未经缪立循许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200620155334.7/，转载请声明来源钻瓜专利网。
