[发明专利]双应力记忆技术方法和相关半导体器件有效
| 申请号： | 200610146392.8 | 申请日： | 2006-11-09 |
| 公开（公告）号： | CN1971882A | 公开（公告）日： | 2007-05-30 |
| 发明（设计）人： | 方隼飞;骆志炯;郑阳伟;尼沃·罗夫多;金田中;吴洪业 | 申请（专利权）人： | 国际商业机器公司;三星电子株式会社;特许半导体制造有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L27/092 |
| 代理公司： | 北京市金杜律师事务所 | 代理人： | 王茂华 |
| 地址： | 美国纽*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种用于在包括nFET和pFET的半导体器件中提供双应力记忆技术的方法以及相关结构。本方法的一个实施例包括：在nFET上方形成张应力层且在pFET上方形成压应力层，进行退火以在半导体器件中记忆应力并去除应力层。压应力层可以包括使用高密度等离子体(HDP)淀积方法淀积的高应力氮化硅。退火步骤可以包括使用约400－1200℃的温度。高应力压缩氮化硅和/或退火温度确保在pFET中保持压应力记忆。 | ||
| 搜索关键词： | 应力 记忆 技术 方法 相关 半导体器件 | ||
【主权项】：
1.一种用于在包括nFET和pFET的半导体器件中提供双应力记忆技术的方法，所述方法包括以下步骤：在所述半导体器件上方形成第一应力层；在所述第一应力层上方形成刻蚀停止层；去除在所述nFET和所述pFET中第一个的上方的所述第一应力层和所述刻蚀停止层；在所述半导体器件上方形成第二应力层，其中在所述pFET上方的应力层包括压应力氮化硅；进行退火以将应力记忆在所述半导体器件中；以及去除所述第一应力层和所述第二应力层及所述刻蚀停止层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司;三星电子株式会社;特许半导体制造有限公司，未经国际商业机器公司;三星电子株式会社;特许半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610146392.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种用淀粉酶协同湿热处理制备抗性淀粉的方法
- 下一篇：偏振片和液晶显示装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
