[发明专利]嵌入式系统及其通信方法无效
| 申请号： | 200610021807.9 | 申请日： | 2006-09-05 |
| 公开（公告）号： | CN101140558A | 公开（公告）日： | 2008-03-12 |
| 发明（设计）人： | 何博;伍晓宇;岑建 | 申请（专利权）人： | 深圳迈瑞生物医疗电子股份有限公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 深圳创友专利商标代理有限公司 | 代理人： | 陈俊斌 |
| 地址： | 518057广东省深圳市南*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种嵌入式系统，包括嵌入式处理器A、处理器或设备B、FPGA/CPLD模块，嵌入式处理器A的同步串口与FPGA/CPLD模块连接，其中的发送时钟、发送帧同步设置为输出，接收时钟、接收帧同步设置为输入；处理器或设备B的通信接口与所述FPGA/CPLD模块连接。在与处理器或设备B进行通信时，保证数据传输的主动权始终在发送一方。通过FPGA/CPLD模块，系统可以通过不同的通信协议与其他系统进行接口，而不需要仅因为协议的不同而去更改系统方案，只需要升级FPGA/CPLD的逻辑去适应新的接口，就可建立高速、可靠、灵活的通信机制。 | ||
| 搜索关键词： | 嵌入式 系统 及其 通信 方法 | ||
【主权项】：
1.一种嵌入式系统，包括嵌入式处理器A、处理器或设备B，其特征是：还包括FPGA/CPLD模块，所述嵌入式处理器A的同步串口与所述FPGA/CPLD模块连接，且其中的发送时钟、发送帧同步设置为输出，接收时钟、接收帧同步设置为输入；所述处理器或设备B的通信接口与所述FPGA/CPLD模块连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳迈瑞生物医疗电子股份有限公司，未经深圳迈瑞生物医疗电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610021807.9/，转载请声明来源钻瓜专利网。
- 上一篇：化工装置放空尾气处理余热回收系统
- 下一篇：香椿解毒粥
