[发明专利]具有不同电压承受力的半导体元件的制造工艺无效
申请号: | 200610009493.0 | 申请日: | 2006-02-23 |
公开(公告)号: | CN101026127A | 公开(公告)日: | 2007-08-29 |
发明(设计)人: | 黄志丰;杨大勇;林振宇;简铎欣 | 申请(专利权)人: | 崇贸科技股份有限公司 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L21/8238 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波;侯宇 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种制造具有不同电压承受力元件的方法,包含:在P型衬底中,在高压元件区域中形成至少一个高压阱;在低压元件区域中形成至少一个N型阱;在低压元件区域中形成至少一个P型阱;在高压元件区域中形成源极/漏极阱和在隔离区域中形成隔离阱。并经由调整离子掺杂分布来调整击穿电压。此外,调整注入导电离子的参数以用于将导电离子注入高压元件区域和低压元件区域两者中。形成于元件之间的隔离区域中的所述隔离阱用于将形成于高压元件区域上的元件与形成于低压元件区域上的元件相分离。高压栅极氧化层的厚度厚于低压栅极氧化层的厚度以用于调整高压元件和低压元件的阈值电压。 | ||
搜索关键词: | 具有 不同 电压 承受力 半导体 元件 制造 工艺 | ||
【主权项】:
1.一种制造具有不同电压承受力元件的工艺,包含以下步骤:提供衬底,例如P型衬底,其中低压元件区域、高压元件区域和隔离区域可形成于其中;在所述衬底中形成至少一高压阱;在所述低压元件区域中形成至少一N型阱,在所述低压元件区域中形成至少一P型阱,在所述高压元件区域中形成源极/漏极阱且在所述隔离区域中形成隔离阱;在所述衬底上形成图样氮化层;在所述隔离区域上形成场氧化层;在所述高压元件区域上形成高压栅极氧化层;在所述低压元件区域和所述高压元件区域上方形成低压栅极氧化层;在所述高压元件区域和所述低压元件区域上形成多晶硅层;和在所述高压元件区域和所述低压元件区域中形成P+型源漏极区域与N+ 型源漏级区域。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于崇贸科技股份有限公司,未经崇贸科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610009493.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造