[发明专利]顶部漏极型金属氧化物半导体栅控器件及其制造工艺

摘要

一种沟槽型顶部漏极型金属氧化物半导体栅控器件，其在管芯顶部具有漏极电极，以及在管芯底部表面具有源极电极。所述器件通过控制连接在漏极和栅极区域之间的电压来导通。所述器件单元具有本体短路沟槽和栅极沟槽。栅极多晶硅设置于所述栅极沟槽的底部、以及邻近于薄栅极氧化层(其为沟道区域形成衬)设置，并具有最小的漏极漂移区域重叠。本体短路沟槽的底部包含将本体区域短路到沟道区域的接触部分。本体短路、顶部漏极区域和栅极多晶硅同时被硅化。栅极沟槽在其顶部加宽以提高Q_gd特征。本体短路沟槽和栅极沟槽同时用空隙填充材料来填充。

主权项

1.一种顶部漏极型金属氧化物半导体栅控器件，包括：半导体本体，其具有一种导电类型；基层，其具有与所述基层之上的层相反的导电类型；漂移区层，其具有与所述基层之上的层相同的导电类型；多个横向分开的金属氧化物半导体栅控单元，各个所述单元都包括本体短路沟槽和与所述本体短路沟槽分开的栅极沟槽，并在所述沟槽之间限定出台面；所述本体短路沟槽和所述栅极沟槽基本上垂直于所述本体的平面延伸，并延伸穿过所述漂移区和所述本体区；所述本体短路沟槽的底部具有将所述基区连接到所述本体区域的接触部分；所述栅极沟槽具有覆盖其壁的栅氧化层，所述栅氧化层沿所述基层的深度的至少一部分延伸；导电性多晶硅栅电极，其填充于所述栅极沟槽的底部；导电率增大的漏极区，其形成在具有所述一种导电类型的所述台面顶部；导电性正面漏极电极，其连接至所述半导体本体的顶部和所述导电率增大的漏极区；以及导电性源极电极，其连接到所述半导体本体的底部。