[发明专利]一种高速译码芯片

摘要

本发明涉及一种符合CCSDS标准的RS码译码芯片。该译码芯片包括解交错电路、数据输入电路、计算校验子电路、求解关键方程电路、钱搜索电路、获取错误值电路、纠正错误电路和延时电路；求解关键方程电路根据所获得的校验子和RiBM算法来求取译码过程所需要的错误位置多项式和错误值多项式；获取错误值电路根据变形的Forney算法求取输入数据所发生错误的错误值并输出；本发明的各部分运算电路采用有限域中进行的基本运算电路，包括有限域中加法运算的电路、有限域中乘法运算的电路和有限域中除法运算的电路。本发明提供的RS码译码芯片数据通过率高、纠正突发错误能力强，可满足深空探测的要求。

主权项

1.一种高速译码芯片，包括：一数据输入电路(1)、一计算校验子电路(2)、求解关键方程电路(3)、一钱搜索电路(4)、一获取错误值电路(5)、一纠正错误电路(7)顺序串连连接；译码后的数据由所述纠正错误电路(7)输出；其特征在于，所述数据输入电路(1)用于控制数据的输入，其输出为两路数据，一路是经过二元域表示到复合域表示的域变换进入计算校验子电路(2)的数据，另一路数据直接进入一延时电路(8)进行缓存后输出给纠正错误电路(7)；所述计算校验子电路(2)，用于计算输入数据的校验子；所述求解关键方程电路(3)用于根据所获得的校验子来求取译码过程所需要的错误位置多项式和错误值多项式；所述钱搜索电路(4)，用于求解错误位置多项式的根和在相应根下错误值多项式的值，同时对输出结果进行复合域表示到二元域表示的变换；所述获取错误值电路(5)用于根据变形的Forney算法求取输入数据所发生错误的错误值并输出；所述纠正错误电路(7)用于通过缓存于延时电路(8)中的数据与所述获取错误值电路5输出的错误值之间的异或运算来输出被译码数据的正确结果和该译码数据的错误情况；所述延时电路(8)用于把输入数据缓存于实现芯片中，待获取错误值电路(5)中的错误值计算完成后，把数据输入到纠正错误电路(7)中。