[实用新型]连续相位四分之派差分编码正交相移键控调制、解调装置

摘要

连续相位四分之派差分编码正交相移键控调制、解调装置是分别用来产生连续相位π/4DQPSK调制信号和实现其解调功能的装置。该装置以大规模可编程逻辑器件FPGA或复杂可编程逻辑器件CPLD为核心，加上模数转换A/D、数模转换D/A、滤波器、锁相环等少量其它功能芯片，将实现连续相位π/4DQPSK调制、解调的大部分功能模块由FPGA或CPLD器件的内部资源来完成，可以大大提高移动通信系统的稳定性和可靠性，并便于电路的集成化。该装置应用于移动通信系统，可使其明显的压缩带宽，提高频率利用率。

主权项

1、一种连续相位四分之派差分编码正交相移键控调制、解调装置，由计数器、存储器、寄存器、滤波器所组成，其特征在于串并变换电路(1)、逻辑选相电路(2)、2选1选择器(3)、可预置值计数器(4)、地址计数器(51、52、53)、S(t)存储器(54)、寄存器(61、62)、转换存储器(7)、同相载波模块(8)、正交载波模块(9)、D/A转换器(10)、滤波器(11)所组成；其中串并变换电路(1)的输出端接逻辑选相电路(2)，逻辑选相电路(2)、可预置值计数器(4)的输出端接2选1选择器(3)，2选1选择器(3)的输出端分别接寄存器(61)和乘法器(63)，乘法器的输出端接加法器(64)，寄存器(62)的输出端分别接加法器(64、65)，加法器(64、65)的输出端接转换存储器(7)，转换存储器(7)的输出端分别接乘法器(71、72)，乘法器(71、72)的输出端接加法器(73)，加法器(73)的输出端接D/A转换器(10)，D/A转换器(10)的输出端接滤波器(11)；地址计数器(51)的输出端接S(t)存储器(54)，S(t)存储器(54)的输出端接乘法器(63)，地址计数器(52)的输出端接正交载波模块(9)，正交载波模块(9)的输出端接乘法器(72)，地址计数器(53)的输出端接同相载波模块(8)，同相载波模块(8)的输出端接乘法器(71)。