[发明专利]芯片同步时钟的测试方法及可同步测试时钟功能的芯片

摘要

一种芯片同步时钟的测试方法以及可同步测试时钟功能的芯片。上述芯片至少包括一第一逻辑部，由一第一时钟信号所驱动，以及一第二逻辑部，由一第二时钟信号所驱动，第一时钟的工作频率高于第二时钟的工作频率且不为第二时钟信号的工作频率的整数倍，此测试方法包括：产生一第三时钟信号，其工作频率大于第一时钟信号且为第二时钟信号工作频率的整数倍。以第三时钟信号取代第一时钟信号。依据第二时钟信号以及第三时钟信号，用以测试上述芯片第一时钟生成装置以外的部分。依据第一时钟信号使第一逻辑部操作独立于第二逻辑部，根据第一逻辑部的输出以测试第一时钟生成装置。

主权项

1.一种芯片同步时钟测试的方法，其中，该芯片包括由一第一时钟信号驱动的一第一逻辑部，以及一第二时钟信号驱动的一第二逻辑部，该测试方法包括：根据该第二时钟信号产生一第三时钟信号；根据该第三时钟信号用以测试该第一逻辑部；以及依据该第二时钟信号，用以测试该第二逻辑部；其中该第一时钟的工作频率高于该第二时钟且不为该第二时钟信号工作频率的整数倍，且其中该第三时钟信号的工作频率大于该第一时钟信号且为该第二时钟信号工作频率的整数倍。