[发明专利]半导体器件和显示器件

摘要

本发明通过减少功能电路设计中重复逻辑综合和布局路线选择的所需的时间提供一种低成本和的高性能的功能电路。由输出侧上的逻辑电路和输入侧上的逻辑电路来构成用于逻辑综合和布局路线选择的标准单元，并且使该输出侧上的逻辑电路的驱动能力变大，同时使该输入侧上的逻辑电路的栅极输入容量变小。通过这样来形成标准单元，就可以相对地增加在功能电路的延迟时间中该栅极延迟所占的比。因此，即使没有预先高精度地估测布局路线选择后的布线电容，只要可以高精度地估测每个标准单元的栅极延迟，就可以在该逻辑综合中高精度地获得工作频率。即提高了逻辑综合结果的可靠性，因此不需要重复逻辑综合和自动布局路线选择，这可以缩短设计周期。

主权项

1、一种半导体器件，包括一功能电路，该功能电路包括一标准单元，该标准单元包括：输入侧逻辑电路；以及输出侧逻辑电路，其中该输入侧逻辑电路和该输出侧逻辑电路中的每一个逻辑电路包括一包含门电路和时序电路中的任何一种的电路，其中该输入侧逻辑电路的输入电容比该输出侧逻辑电路的输入电容更小，并且其中该输出侧逻辑电路的驱动能力比该输入侧逻辑电路的驱动能力更大。