[发明专利]动态存储器存储单元更新率之评估及控制电路之方法无效

专利信息
申请号: 200410056763.4 申请日: 2004-08-18
公开(公告)号: CN1591679A 公开(公告)日: 2005-03-09
发明(设计)人: M·佩纳 申请(专利权)人: 因芬尼昂技术股份公司
主分类号: G11C11/406 分类号: G11C11/406
代理公司: 中国专利代理(香港)有限公司 代理人: 程天正;张志醒
地址: 联邦德*** 国省代码: 德国;DE
权利要求书: 查看更多 说明书: 查看更多
摘要: 控制动态存储器存储单元更新率之电路,包括控制电路(3)以控制至动态存储器存储单元之存取,其可以许多操作模式操作。由该控制电路驱动的存储电路用于储存关于被指定至该时间信息项的存储单元之存取的时间信息项。该控制电路可以监督操作模式被操作使得在至经指定存储单元之存取时,时间信息项藉由控制电路被写至该存储电路,此时间信息项在至经指定存储单元之后续存取时被读出。该读出时间信息项被送至评估电路,藉由此关于在至经指定存储单元之个别存取间的时间期间的评估信息时间项可输出于该存储器外部。根据本发明电路,该存储单元的更新率可以该监督操作模式依所需被登入、监督及修正。
搜索关键词: 动态 存储器 存储 单元 更新 评估 控制电路 方法
【主权项】:
1.一种评估及控制动态存储器存储单元更新率之电路,-具一种控制电路(3)以控制至动态存储器存储单元之存取,其可以许多操作模式操作,-具一种存储电路(1),其系由该控制电路(3)驱动,以储存关于被指定至该时间信息项的存储单元(MC)之存取的时间信息项(ZS),-其中该控制电路(3)可以一种监督操作模式被操作使得在至经指定存储单元之存取的情况下,时间信息项(ZS)藉由该控制电路被写至该存储电路(1),此时间信息项在至经指定存储单元之后续存取的情况下被读出,-其中该读出时间信息项(ZS)被送至评估电路(6、7)藉由此关于在至该经指定存储单元之个别存取间的时间期间评估信息项(S)可输出于该存储器外部。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司,未经因芬尼昂技术股份公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200410056763.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top