[发明专利]具有多种长度指令集体系结构的可配置数据处理器无效
| 申请号： | 03803112.4 | 申请日： | 2003-01-31 |
| 公开（公告）号： | CN1625731A | 公开（公告）日： | 2005-06-08 |
| 发明（设计）人： | 西蒙戴维森;约拿单费格森;穆罕默德诺萨得可汗;罗比坦普尔;彼得沃那思;理查得A富勒 | 申请（专利权）人： | ARC国际公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 北京中原华和知识产权代理有限责任公司 | 代理人： | 寿宁 |
| 地址： | 美国新罕*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是关于一种具有指令字长度相异的指令集体系结构(ISA)的数字处理器装置。在示范性的实施例中，该处理器包括扩展的用户可配置的RISC处理器，具有四个阶段的流水线(取、译码、执行和写回)以及被适合于译码和处理一单一程序内的32位和16位指令字的相关逻辑部分，从而增加指令集的灵活性，并且允许更好的代码压缩和精减的内存开销。提供了不需要模式转换的自由形式的使用不同长度的指令。本发明还公开了一种改进的指令调整器和代码压缩体系结构。 | ||
| 搜索关键词： | 具有 多种 长度 指令 集体 结构 配置 数据 处理器 | ||
【主权项】：
1.一种数据处理器装置，具有一多阶段流水线和一指令集；其特征在于其包括：多个第一指令，具有一第一长度；多个第二指令，具有一第二长度；和逻辑部分，被适合于从一具有该第一长度和第二长度指令的单一程序中将其中包含的该第一长度指令和第二长度指令进行译码和处理。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ARC国际公司，未经ARC国际公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03803112.4/，转载请声明来源钻瓜专利网。
