[发明专利]微计算机无效
| 申请号： | 03160134.0 | 申请日： | 2003-09-25 |
| 公开（公告）号： | CN1504916A | 公开（公告）日： | 2004-06-16 |
| 发明（设计）人： | 小西雅幸 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 杨凯;王忠忠 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的目的在于提供：对操作模式设定寄存器进行写入的写指令执行后立即自动执行读指令，并确认写入操作模式设定寄存器的数据的微计算机。CPU20在确证外围使能信号的状态下，在执行向SFR40设定数据的写操作后的1个循环中，确证外围使能信号。从而，外围读写信号变成有效，SFR40将写操作时设定的数据向外围数据总线输出。从而，通过在写指令后立即自动执行读指令，可以在短时间内确认写入SFR的数据。 | ||
| 搜索关键词： | 计算机 | ||
【主权项】：
1.一种微计算机，具有通过存储器总线与存储CPU执行的指令的指令贮存存储器连接、通过外围总线与设定外围模块的操作模式的一到多个操作模式设定寄存器连接的总线接口单元，其特征在于，在确证外围使能信号的状态下，根据向规定的操作模式设定寄存器设定数据的写指令执行写操作，在执行写操作后的1个循环期间，确证外围使能信号并执行读操作，从而，在经由上述总线接口单元从上述指令贮存存储器读出下一个指令的指令取的期间，上述CPU将由上述写操作设定的数据向上述外围总线内的外围数据总线输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03160134.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种多机之间切换的方法及装置
- 下一篇：一种影像自动定焦系统及方法
