[发明专利]提升打印机并行口干扰适应性和数据速率的方法和系统

摘要

本发明涉及一种提升打印机并行口干扰适应性和数据速率的方法和系统，在打印机并行接口的所有控制线和数据线回路中加入数字化干扰防护模块，在通过数字化干扰防护模块去除干扰脉冲后，再输出给后继的IEEE1284逻辑模块。在保持较高数据传输速率前提条件下，可有效抑制控制线和数据线上出现的单脉冲干扰和序列脉冲干扰；具有自动动态调整数据速率的能力；在打印机并行口的抗干扰能力和数据速率之间确立了一种准定量的关系式和简单可行的数字化转换途径。可广泛应用于打印机控制领域。

主权项

1、一种提升打印机并行口干扰适应性和数据速率的方法，在打印机并行接口的所有控制线和数据线回路中加入数字化干扰防护模块，在去除干扰脉冲后，再输出给后继的IEEE1284逻辑模块；所述控制线的数字化干扰防护模块包括参数寄存器A，输入比较器A，延迟计数器A，延迟比较器A，取样锁存器A、取样锁存器C，其工作步骤包括：1)根据经验数据，在参数寄存器A中设置干扰信号防护的计数阈值X；2)输入比较器A通过比较取样锁存器A和对应的控制线信号Ctrol[3..0]，实时监视控制信号线的各种跳变；当两组对应信号线的逻辑电平完全相同时，输入比较器A将输出正有效的计数控制信号CountA，对延迟计数器A执行“同步计数”的操作，对取样锁存器A执行“数据保持”的操作；当两组对应信号线的逻辑电平不同时，输入比较器A将输出无效的计数控制信号CountA，对延迟计数器A执行“复位清0”的操作，对取样锁存器A执行“取样更新”的操作；3)当延迟计数器A的计数值等于或大于参数寄存器A的预设计数阈值X时，延迟比较器A输出正有效的取样控制信号SampleEna；4)当SampleEna＝1时，取样锁存器C执行“取样更新”的操作，取样更新数据来自取样锁存器A的输出Ctrolm[3..0]；5)取样锁存器C输出去除了干扰的并行口控制信号CtrolQ[3..0]；所述数据线的数字化干扰防护模块包括参数寄存器B，输入比较器B，延迟计数器B，延迟比较器B，取样锁存器B、取样锁存器D，其工作步骤包括：1)由参数寄存器B根据经验数据，设定干扰信号防护的计数阈值X值；2)输入比较器B通过比较取样锁存器B和对应的数据线信号D[7..0]，实时监视数据线信号的各种跳变。当两组对应信号线的逻辑电平完全相同时，输入比较器B将输出正有效的计数控制信号CountB，对延迟计数器B执行“同步计数”的操作，对取样锁存器B执行“数据保持”的操作；当两组对应信号线的逻辑电平不同时，输入比较器B将输出无效的计数控制信号CountB，对延迟计数器B执行“复位清0”的操作，对取样锁存器B执行“取样更新”的操作；3)当延迟计数器B的计数值等于或大于参数寄存器B的预设限值计数阈值X的值时，延迟比较器B产生正有效的取样控制信号SampleD，对取样锁存器D执行“取样更新”的操作，取样更新数据来自取样锁存器B的输出Dm[7..0]；4)取样锁存器D输出去除了干扰的数据线输入信号DI[7..0]。