[发明专利]半导体器件

摘要

在作为锁存电路的大尺寸开关的场效应PMOS1与场效应PMOS2之间的区域，形成源电极V_dd(15)。该锁存电路是在2个大尺寸开关之中任一方下侧完全耗尽后的状态下使用的。连接到该源电极V_dd的P⁺型杂质扩散区(12)、N⁺型杂质扩散区(14)和P⁺型杂质扩散区(16)，由场效应PMOS1和场效应PMOS2共用。因此，可获得能够缩小对半导体衬底主表面平行方向的面积的半导体器件。

主权项

1.一种半导体器件，具备从对半导体衬底(1)的主表面垂直的方向观看时，包围元件形成区，同时电隔离一元件形成区与另一元件形成区的元件隔离部分(3)；和设置于所述元件形成区的多个元件(S1、S2、S4、IGBT)，其特征是：所述多个元件包括：起锁存电路的大尺寸开关作用的第1场效应型晶体管(S1、S2)和第2场效应型晶体管(S2、S4、IGBT)；所述半导体器件是在所述第1场效应型晶体管(S1、S2)和所述第2场效应型晶体管(S2、S4、IGBT)中任一方的下侧完全耗尽的状态下使用的；以及所述第1场效应型晶体管(S1、S2)和第2场效应型晶体管(S2、S4、IGBT)共用源区或漏区(12、14、16)。