[发明专利]在半导体器件设置中提供自对准接点的方法有效
| 申请号： | 03134803.3 | 申请日： | 2003-09-24 |
| 公开（公告）号： | CN1531011A | 公开（公告）日： | 2004-09-22 |
| 发明（设计）人： | R·Q·徐;J·考瑞克 | 申请（专利权）人： | 维西埃－硅化物公司 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/027;H01L21/336;H01L21/768 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 沙捷;王初 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于沟槽电源MOSFET的自对准接点的方法，其包括在衬底中贯穿淀积在氧化物层上的氮化硅掩模蚀刻沟槽，在沟槽壁上形成栅极氧化物层，施加多晶硅以填充沟槽和覆盖氮化硅掩模的表面，从氮化硅掩模的表面除去多晶硅，和施加光刻胶掩模以覆盖栅极总线的位置。还包括使形成在有源区中的沟槽中的多晶硅栓塞下凹，以在多晶硅栓塞上方形成凹槽，用绝缘材料填充形成在有源区中的沟槽中多晶硅栓塞上方的凹槽，施加第四光刻胶掩模以限定在氮化物层中打开的接触窗口，并选择蚀刻氮化硅膜，留下覆盖位于有源区中的沟槽的平坦表面氧化物按钮。且采用自对准间隔操作限定电接触沟槽，并且施加第五光刻胶掩模，以便对与半导体器件有源区接触的金属接点进行构图。 | ||
| 搜索关键词： | 半导体器件 设置 提供 对准 接点 方法 | ||
【主权项】：
1.一种在半导体器件中提供自对准接点的方法，其特征在于，包括：在衬底中通过光刻胶掩模蚀刻沟槽和在所述沟槽的壁上形成栅极氧化物层；施加多晶硅以填充所述沟槽；从掩模的表面除去所述多晶硅，然后施加光刻胶掩模以覆盖栅极总线的位置；以及使形成在位于有源区中的沟槽中的多晶硅栓塞下凹，以便在多晶硅栓塞上方形成凹槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于维西埃－硅化物公司，未经维西埃－硅化物公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03134803.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
