[发明专利]一种16位微处理器使用的伪四级流水结构

摘要

本发明公开了一种16位微处理器使用的伪四级流水结构，包括流水线控制器、指令寄存器、译码器、流水寄存器、ALU、执行部件(EX)和存储器访问/寄存器写(MW)；将每条指令的执行分为取指令(FT)、译码(DC)、执行(EX)和存储器访问与写(MW)四个阶段，在处理器中设置一个两级流水线，每个流水级中包含两个时钟相态(PH1、PH2)，将每条指令的四个阶段分别分配到两个流水级的四个相态中去执行，利用两级流水线实现了指令的四级流水。

主权项

1.一种16位微处理器使用的伪四级流水结构，其特征在于，该结构包括流水线控制器、指令寄存器、译码器、流水寄存器、ALU、执行部件(EX)和存储器访问/寄存器写(MW)；流水线控制器分别与指令寄存器、译码器、流水寄存器、执行部件(EX)和存储器访问/寄存器写(MW)相连接，指令寄存器与译码器相连，译码器与流水寄存器相连接，流水寄存器分别与ALU、执行部件(EX)相连接；执行部件(EX)与ALU和存储器访问/寄存器写(MW)相连接；ALU与存储器访问/寄存器写(MW)相连接；将每条指令的执行分为取指令(FT)、译码(DC)、执行(EX)和存储器访问与写(MW)四个阶段，在处理器中设置一个两级流水线，每个流水级中包含两个相态(PH1、PH2)，将每条指令的四个阶段分别分配到两个流水级的四个相态中去执行，利用两级流水线实现了指令的四级流水；该结构中每个机器周期Ti包含两个时钟周期，分别对应两个相态PH1和PH2；并按以下步骤执行：1)假定指令I1在机器周期T1开始执行，取指译码部件作为流水级1在PH1时钟周期将I1的指令码从程序存储器中取到指令寄存器中，然后在PH2时钟周期对它进行译码，在此T1周期中，执行部件作为流水级2则完成上一条指令I-1的执行；2)到了机器周期T2，指令I1进入流水级2，在PH1时钟周期由执行部件完成I1指令的执行，PH2时钟周期执行I1指令的写寄存器或存储器访问操作，此T2周期中流水级1则完成对下一条指令I2的取指与译码；3)对于运算类指令，其最终运算结果总是要写入到寄存器中，因此运算操作的执行总是在流水级2的PH1开始，到PH2结束时完成，ALU部件可以在两个时钟周期内完成一次运算操作。