[发明专利]处理涵盖跨越指令高速线的分支目标地址高速区的分支的装置及方法有效
| 申请号： | 02107138.1 | 申请日： | 2002-03-11 |
| 公开（公告）号： | CN1369780A | 公开（公告）日： | 2002-09-18 |
| 发明（设计）人： | 布兰特;比恩;G·葛兰;亨利;汤玛斯C·麦当劳 | 申请（专利权）人： | 智权第一公司 |
| 主分类号： | G06F9/42 | 分类号： | G06F9/42;G06F12/02 |
| 代理公司： | 北京集佳专利商标事务所 | 代理人： | 王学强 |
| 地址： | 美国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种在微处理器中的分支控制装置。此装置包括分支目标地址高速缓存,用以高速分支指令是否涵盖跨越二条高速线的指示。当含有分支指令的第一部分的第一高速线的指令高速缓存提取地址击入分支目标地址高速缓存时,分支目标地址高速缓存会输出分支指令的目标地址及表示出涵盖状况。目标地址储存于缓存器中。下个循序提取地址会选择含有分支指令的第二部分的第二高速线。在提取含有分支指令的二条高速线之后,为了提取含有分支的目标指令的第三高速线,会将来自缓存器的目标地址送到指令高速缓存。三条高速线依次储存于指令缓冲器中,用以译码。 | ||
| 搜索关键词： | 处理 涵盖 跨越 指令 高速 分支 目标 地址 装置 方法 | ||
【主权项】：
1.一种在具有指令高速缓存的微处理器中的分支控制装置，耦接至一地址总线，用以将多个高速线送至一指令缓冲器，其特征是，该装置包括：一分支指令之一目标地址，该目标地址是由一分支目标地址高速缓存所送出；一涵盖信号，是由该分支目标地址高速缓存所送出，用以表示该分支指令是否涵盖跨越一第一高速线及一第二高速线；以及一地址缓存器，耦接至该分支目标地址高速缓存，用以储存该目标地址；其中当该涵盖信号表示该分支指令涵盖跨越该第一高速线及该第二高速线时，该地址缓存器会将该地址总线上的该目标地址送到该指令高速缓存，用以选择一第三高速线，该第三高速线包含该分支指令的一目标指令。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于智权第一公司，未经智权第一公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02107138.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于管理返回堆栈的方法和设备-201210068384.1
- 罗德尼·韦恩·史密斯;杰弗里·托德·布里奇斯;詹姆斯·诺里斯·迪芬德尔费尔;托马斯·安德鲁·萨托里乌斯 - 高通股份有限公司
- 2006-02-17 - 2017-03-01 - G06F9/42
- 本发明涉及用于管理返回堆栈的方法和设备。一种处理器包含用来预测程序返回地址以用于指令预取的返回堆栈电路，其中返回堆栈控制器确定与给定返回指令相关联的返回层级数目，并将所述数目的返回地址从所述返回堆栈上托。将多个返回地址从所述返回堆栈上托允许所述处理器预取连续程序调用串中的初始调用程序的返回地址。在一个实施例中，所述返回堆栈控制器从嵌入在所述返回指令中的值中读取所述返回层级数目。补充编译器在编译时间为给定返回指令计算返回层级值，并将那些值嵌入在所述返回指令中。在另一实施例中，所述返回堆栈电路通过对连续程序调用串中的程序调用(分支)进行计数来动态地追踪所述返回层级数目。
- 信息处理装置、信息处理方法及程序-200680037198.4
- 千岛博 - 日本电气株式会社
- 2006-10-03 - 2008-10-08 - G06F9/42
- 防止因应用进程而导致的特权命令和库函数的非法使用。设立一个所谓的安全门概念，在配置在ROM等不容易被篡改的高可靠性的存储区的库函数的开头配置对OS要求进入安全门的命令；在库函数的末端配置对OS要求退出安全门的命令，只有当应用进程处于进入安全门状态时，才将安全级别改变为更高级别，由此就能够临时地执行特权命令。
- 用于预测分支指令的方法和设备-200680027102.6
- 托马斯·安德鲁·萨托里乌斯;布赖恩·迈克尔·斯坦普尔;杰弗里·托德·布里奇斯;詹姆斯·诺里斯·迪芬德尔费尔;罗德尼·韦恩·史密斯 - 高通股份有限公司
- 2006-05-24 - 2008-07-23 - G06F9/42
- 一种微处理器包含两个分支历史表，且经配置以使用所述分支历史表中的第一者来预测作为分支目标高速缓冲存储器中的命中的分支指令，并使用所述分支历史表中的第二者来预测作为所述分支目标高速缓冲存储器中的未命中的分支指令。同样，所述第一分支历史表经配置以具有与所述分支目标高速缓冲存储器的存取速度匹配的存取速度，使得其预测信息相对于分支目标高速缓冲存储器命中检测是及时可用的，其中所述分支目标高速缓冲存储器命中检测可在所述微处理器的指令管线中早期发生。因此所述第二分支历史表仅需要与例如在所述指令管线的指令解码级处提供与将分支目标高速缓冲存储器未命中辨识为分支指令相关联的及时预测信息所需的速度一样快。
- 数字信号处理器上多任务的实现-200680013495.5
- 托马斯·亨里克松 - NXP股份有限公司
- 2006-04-07 - 2008-05-07 - G06F9/42
- 本发明涉及在数字信号处理器上实现多任务处理的实现方法。为了这个目的，将阻断函数安排成它们并不利用处理器的硬件栈。各个函数调用由一段内嵌汇编代码取代，该段内嵌汇编代码取而代之地进行向用于执行所述函数的正确例程的转移。如果遇到阻断函数的阻断状况，则可以完成任务切换，以继续进行另一个任务。当在任务切换可能必须发生时没有使用硬件栈的时候，避免了由不同任务进行的函数调用之间的硬件栈的内容混杂。
- 非法代码执行的防止方法、非法代码执行的防止用程序以及非法代码执行的防止用程序的记录媒体-200480028989.1
- 小路幸市郎;武藤佳恭;野崎隆 - 科学园株式会社
- 2004-09-03 - 2006-12-27 - G06F9/42
- 本发明提供防止程序执行时的由缓冲区溢出产生的返回地址的篡改和事前检测缓冲区溢出的方法，当改写程序执行时的返回地址时，利用中央运算处理装置的故障清除功能，进行出错输出，根据出错输出，检测返回地址篡改，重新用保存的值改写被篡改了的返回地址进行恢复，另外，当检测出返回地址篡改时，强制结束正在执行的程序。
- 于一计算机系统执行一函数时找出函数呼叫堆栈的方法-200510076163.9
- 林昂贤 - 明基电通股份有限公司
- 2005-06-08 - 2006-12-13 - G06F9/42
- 一种可于一计算机系统执行一函数时找出一函数呼叫堆栈的方法，该方法包含有下列步骤：(a)取得执行该函数时所产生的一程序指针；(b)依据该程序指针取得相对应的一指令；(c)检测步骤(b)所取得的该指令是否与一返回地址指令相符；以及(d)当步骤(b)所取得的该指令与该返回地址指令相符时，储存该程序指针所指向的一指令地址。
- 用于将组件相互连接起来的系统和方法-00803868.6
- 托马斯·杰克曼;克劳斯·纽伯格 - 西门子公司
- 2000-02-02 - 2005-06-22 -
- 本发明涉及一种用于将组件(1，2a..2n)、尤其是至少一个数据处理应用的软件组件相互连接起来的系统和方法。为了无需专门编程、例如无需所谓的“粘接码”将各组件(1，2a..2n)相互连接起来，本发明建议，各组件(1，2a..2n)分别具有至少一个接口(S1，S2a..S2n)，以用于将各组件(1，2a..2n)相互直接连接起来。在另一个替代实施形式中，各组件(1，2)具有接口(S1，S2)，它们通过一个互联组件(7)相互连接起来。
- 用于更正微处理器中的内部呼叫或返回堆栈的方法与装置-200410003825.5
- 汤玛斯·C·麦当劳 - 智慧第一公司
- 2004-02-06 - 2004-12-29 -
- 本发明公开了一种一管线化微处理器中的一内部呼叫或返回堆栈(CRS)更正装置。每当微处理器依据一呼叫或返回指令(call/ret)以更新CRS时，其亦将储存更正信息于一第一更正堆栈中。该微处理器包括两个不同的可检测无效事件(如分支错误预测或异常)的阶层。一旦呼叫或返回指令穿过第一检测阶层，与该呼叫或返回指令相关的更正信息将可自该第一更正堆栈移动至一第二更正堆栈。若一无效事件于较上层的检测阶层中被检测出来，则只有在第一堆栈中的更正信息可用于更正CRS。然而，若一无效事件于较下层的检测阶层中被检测出来，则在第一与第二堆栈中的更正信息将可用于更正CRS。
- 零开销异常处理-200410030276.0
- J·E·施瓦贝;J·B·苏塞尔 - 太阳微系统有限公司
- 2000-02-02 - 2004-10-06 -
- 用于在由机器执行一个或多个类的方法的过程中处理可丢出异常的设备与过程，包括计算机实现的过程。每个方法包括一个定义与该方法相关的异常处理器的异常处理器数组。该方法包括把用于所有方法的异常处理器数组结合成一个单独的异常处理器表。
- 一种生成可执行程序的装置及方法-03115723.8
- 颜伟 - 深圳市中兴通讯股份有限公司上海第二研究所
- 2003-03-08 - 2004-09-08 -
- 本发明提供一种生成可执行程序的装置及方法，该装置包括至少一片FLASH寄存器，在该寄存器中烧结了输出文件；以及一片或多片SDRAM寄存器，用于将重定位的可执行程序存储到指定的SDRAM地址，上述各部分通过数据总线连接；该方法包括以下步骤：生成初始化模块；生成对象文件；以及编写重定位文件。本发明达到了对可执行程序进行实时自我重定位，自动搬移、自动运行的效果，整个装置节约了生产成本，提高了工作效率，提高了可生产性和技术可移植性；不同项目的可执行程序，通过链接同一个可以重复使用的模块，根据各自定位文件，生成符合不同硬件系统的可自动重定位可执行程序。
- Windows程序异常捕获及定位方法-02145961.4
- 黄勇 - 华为技术有限公司
- 2002-10-25 - 2004-04-28 -
- 本发明公开了一种Windows程序异常捕获及定位方法，涉及Windows环境下程序异常处理领域，包括：通过系统设置的Windows异常过滤钩子捕获Windows环境下程序未处理的异常，并将程序异常交由异常过滤钩子函数处理，由异常过滤钩子函数定位出程序异常发生前函数的调用顺序；然后异常过滤钩子函数依据函数的调用顺序搜索到所调用的每一个模块在内存中的起始地址，再通过起始地址查询到模块的名称，使程序异常的发生过程得以完整地重现，完成对程序异常的捕获及定位，从而提高了系统对异常定位的能力，提高了对产品问题定位的能力，为异常的处理提供了更加有效的途径。
- 子序网模块及其调用-02123948.7
- 徐肇昌 - 徐肇昌
- 2002-07-09 - 2004-01-14 -
- 本发明涉及创建子序网。该子序网是序网封装的一个特殊结构，包括N+1个单机的子程序结构。根据本发明的序网计算机环境下的序网调用功能中的序网调用指令是单机指令，可以调用一个子序网(含N+1个分支程序)的运行。其中，由序网调用指令激发调用子序网部件实现序网的调用。本发明还创建了序网的级调用和序调用，以适配模型中的随机事件和有序事件。
- 分支转移预测方法-02107783.5
- 冯雷 - 中国科学院计算技术研究所
- 2002-03-22 - 2003-10-08 -
- 一种分支转移预测方法，属于微处理器体系结构领域；一种分支转移预测方法，包含下列步骤：a)当系统遇到分支转移指令时，从程序计数器PC中获取当前指令的计数值，并从全局历史记录表中获取历史记录；b)利用操作系统对系统空间和用户空间的严格控制，使用程序计数器PC和前述步骤a)中获得的历史记录拼接成新的全局记录；c)前述步骤中得到的新的全局记录取代传统全局历史预测方法中的全局历史记录，协同程序计数器PC进行分支预测。
- 提供分支指令与相关目标指令至指令缓冲区的装置及方法-02107107.1
- 葛林G·亨利;汤玛斯C·麦当劳 - 智权第一公司
- 2002-03-07 - 2002-10-23 -
- 一种位于微处理器中的分支控制装置。缓存器接收来自于指令快取区响应于撷取地址所提供包含分支指令的第一快取线。撷取地址于分支目标地址快取区的命令中提供了分支指令的目标地址。分支目标地址快取区也提供了在分支指令之后的指令的一个偏移信息。根据此偏移信息,分支指令之后的指令群被视为无效。多任务逻辑仅将有效指令群挤入一个直接耦接于指令格式化逻辑的字节宽度指令缓冲区。指令快取区响应该目标地址提供包含目标指令的第二快取线给此缓存器。目标指令之前的指令群会根据目标地址的较低位而被视为无效。多任务逻辑仅将有效的目标指令群以紧邻分支指令字节群的方式挤入指令缓冲区内。
- 处理涵盖跨越指令高速线的分支目标地址高速区的分支的装置及方法-02107138.1
- 布兰特;比恩;G·葛兰;亨利;汤玛斯C·麦当劳 - 智权第一公司
- 2002-03-11 - 2002-09-18 -
- 一种在微处理器中的分支控制装置。此装置包括分支目标地址高速缓存,用以高速分支指令是否涵盖跨越二条高速线的指示。当含有分支指令的第一部分的第一高速线的指令高速缓存提取地址击入分支目标地址高速缓存时,分支目标地址高速缓存会输出分支指令的目标地址及表示出涵盖状况。目标地址储存于缓存器中。下个循序提取地址会选择含有分支指令的第二部分的第二高速线。在提取含有分支指令的二条高速线之后,为了提取含有分支的目标指令的第三高速线,会将来自缓存器的目标地址送到指令高速缓存。三条高速线依次储存于指令缓冲器中,用以译码。
- 对只读存储器内存放的程序的流程进行变更的方法-99814462.2
- M·韦贝尔;J·斯特格尔 - 因芬尼昂技术股份公司
- 1999-12-01 - 2002-01-09 -
- 本发明涉及一种对只读存储器内存放的程序的流程进行变更的方法。对此,所述的程序具有多个例行程序,而且每个所述的例行程序都可分配有一个子程序,该子程序被存放在第一写/读存储器内。另外,把第二写/读存储器的存储位置分配给每个例行程序。如果例行程序分配有一个子程序,则该例行程序便根据所分配的存储位置的内容调用所述的子程序。
- 保护入口地址的方法-99811943.1
- C·梅;J·弗雷瓦尔德;O·布里克瑟尔 - 因芬尼昂技术股份公司
- 1999-10-01 - 2001-11-21 -
- 一种高效地保护计算机程序中的入口地址的方法,其中准许直接跳至允许的入口地址,并且可以利用不在同一单个指令中的数据的相关性来识别该允许的入口地址。在此,可以由编译程序或链接程序通过组织程序代码来确保只有合法的入口地址才满足所述的相关性。
- 利用从分支预测得出的未来分支路径信息进行预取-00135283.0
- 托马斯·R·普扎克;艾伦·M.·哈特斯坦;马克·查尼;丹尼尔·A·普雷纳;彼得·H.·奥登 - 国际商业机器公司
- 2000-12-08 - 2001-06-20 -
- 说明一种在指令译码周期期间预测预取指令的有用性的机制。预测为有用(预取有用数据)的预取指令被发送到处理器的某执行单元供执行,并废弃预测为无用的预取指令。利用包含在分支历史机制中的分支预测表征码,进行关于预取指令的有用性的预测。把该表征码和预取指令中包含的记录着在该预取指令与数据的实际使用之间的分支路径的信息进行比较。利用该机制可预取指令和数据二者。
- 精减指令集计算机处理器-98805346.2
- P·哈尔斯 - 西门子公司
- 1998-05-07 - 2000-06-21 -
- 具有时隙控制的任务管理的RISC处理器,借助对应于时隙号码的地址实现至任务表格的转移,并且有可能由任务表格分支至任务并由后者分支至子程序。
- 监控软件程序按规定执行的方法-98801856.X
- M·巴尔迪施维勒;S·普法布 - 西门子公司
- 1998-01-15 - 2000-02-02 -
- 所说明的方法涉及避免改写为以后使用而存储的返回地址和/或使用错误存储的或者改写的返回地址作为返回地址。使用这种方法可以实现能够进一步排除对软件程序的程序运行的目标特别明确的操作。
- 具有分支控制的数据处理系统及其方法-99108648.1
- 李利煌;威廉姆·C·默耶;杰夫特·W·斯科特;约翰·H·阿兰德斯 - 摩托罗拉公司
- 1999-06-18 - 2000-01-05 -
- 流水线数据处理系统(10)包括一个地址生成单元(30)。地址生成单元(30)包括一个目标地址寄存器(58),一个短反向分支(SBB)地址寄存器(60)以及一个计数寄存器(70),从而使小循环的执行更有效并且允许分支折叠处理而无需获取分支指令。
- 采用存储体转换方式的数据处理装置及其方法-89101867.0
- 金子丰 - 三洋电机株式会社
- 1989-02-24 - 1992-02-12 -
- 在具有多个存储体(4、5、6)的，采用存储体转换方式的子数据处理装置中，分别将存储体转换控制程序存放在多个存储体的各自的相同地址空间内。在执行完该子程序后，再取出第二存储体的存储体转换控制程序，由第二存储体向第一存储体转换，并取出第一存储体的存储体转换控制程序。根据此第一存储体的存储体转换控制程序返回到原先的处理程序。
- 流水线计算机系统中舍弃延时槽指令的设备和方法-90104848.8
- 李佩露;艾伦·J·鲍姆 - 惠普公司
- 1986-06-02 - 1991-11-27 -
- 在具有存储器和指令流水线的计算机系统中，根据在第二指令之先执行的第一指令中的舍弃字段的状态舍弃第二指令的方法和设备。提取第一指令后，执行第一指令指定的操作，并存入包括舍弃字段的操作结果。提取第二指令，执行第二指令指定的操作。然而取决于第一指令舍弃字段的状态，不将第二指令的结果、错误、俘获和中断存入计算机系统。
- 专利分类
