[发明专利]用于最大时间差流水线系统的非互补型的CMOS电路结构有效
| 申请号： | 01135045.8 | 申请日： | 2001-11-16 |
| 公开（公告）号： | CN1420631A | 公开（公告）日： | 2003-05-28 |
| 发明（设计）人： | 陈岚;唐志敏 | 申请（专利权）人： | 中国科学院计算技术研究所 |
| 主分类号： | H03K19/0948 | 分类号： | H03K19/0948;H01L27/092 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 戎志敏 |
| 地址： | 100080 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种非互补型的CMOS电路结构，并联结构的晶体管(1)与至少相互并联的晶体管(2)和(3)串联，至少晶体管(4)、(5)和至少晶体管(6)、(7)分别串联后并联，并与并联的晶体管(2)和(3)串联。本发明减小最大时间差流水线系统数据路径延迟差，大大提高了系统的工作速度和可靠性。 | ||
| 搜索关键词： | 用于 最大 时间差 流水线 系统 互补 cmos 电路 结构 | ||
【主权项】：
1.一种非互补型的CMOS电路结构，其特征在于，并联结构的晶体管(1)至少与相互并联的晶体管(2)和(3)串联，至少晶体管(4)、(5)和至少晶体管(6)、(7)分别串联后并联，并与并联的晶体管(2)和(3)串联。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院计算技术研究所，未经中国科学院计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01135045.8/，转载请声明来源钻瓜专利网。
