[发明专利]有控制栅突出部的浮栅存储器阵列自对准法及存储器阵列

摘要

在半导体基片上形成浮栅存储器单元一个半导体存储器阵列的一种自对准方法,在基片上有空间上互相隔开的多个隔离区的和活性区,在列方向上基本上互相平行。在每个活性区中形成浮栅。在行方向上,形成包括缩进的槽。在这些槽中填充导体材料,形成导体材料块,构成控制栅。这些槽的缩进导致在控制栅上形成在浮栅上延伸的突出部分。

主权项

1.在半导体基片上形成浮栅存储器单元半导体存储器阵列的一种自对准方法，每个存储器单元都有一个浮栅、在它们中间有一个沟道区的第一端子和第二端子以及一个控制栅，该方法包括以下步骤：a)在基片上形成空间上互相分离的多个隔离区，它们基本上互相平行，并且在第一个方向上延伸，在每一对相邻隔离区之间有一个活性区，这些活性区中的每一个活性区都包括半导体基片上的第一层绝缘材料和第一层绝缘材料上的第一层导体材料；b)通过活性区和隔离区形成空间上互相关分开的多个第一槽，它们基本上互相平行，并且在基本上跟第一个方向垂直的第二个方向上延伸，将活性区中每一个区里的第一层导体材料暴露出来，第一槽中的每一个都有一个侧壁，侧壁上形成了一个缩进；c)在每个活性区中形成第二层绝缘材料，在第一层导体材料上面跟它相邻；d)用第二种导体材料填充每个第一槽，形成第二种导体材料块，其中对于每个活性区中的每个块：这个块跟第二层绝缘材料相邻，跟基片绝缘，和这个块包括一个突出部分，它是第一槽侧壁上的缩进形成的，沉积在第二层绝缘材料和第一层导体材料上面；e)在这个基片上形成多个第一端子，其中在每个活性区中每个第一端子都跟一个块相邻；和f)在这个基片中形成多个第二端子，其中每个活性区中每个第二端子在空间上都跟第一端子隔开，并且低于导体材料的第一层。