[发明专利]闪存中浮置栅极的制造方法无效
申请号: | 01109538.5 | 申请日: | 2001-03-30 |
公开(公告)号: | CN1378242A | 公开(公告)日: | 2002-11-06 |
发明(设计)人: | 黄水钦 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/70 |
代理公司: | 北京集佳专利商标事务所 | 代理人: | 王学强 |
地址: | 台湾新竹科*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种闪存中浮置栅极的制作方法,提供一基底,在基底上形成闸氧化层、多晶硅层与氮化硅层,接着定义出栅极的位置,并将栅极上方的氮化硅层移除,之后将暴露出的多晶硅层氧化以形成浮置闸氧化层,接着形成缓冲层覆盖于氮化硅层与浮置闸氧化层上,再形成第一间隙壁于缓冲层的侧壁,之后再形成第二间隙壁,并以第二间隙壁为罩幕将未受第二间隙壁覆盖的浮置闸氧化层移除,接着再将多晶硅层与浮置闸氧化层上方的缓冲层、第一间隙壁与第二间隙壁剥除,最后将未受浮置闸氧化层覆盖的多晶硅层移除,即完成浮置栅极的制作。 | ||
搜索关键词: | 闪存 中浮置 栅极 制造 方法 | ||
【主权项】:
1、一种闪存中浮置栅极的制作方法,其特征在于:其至少包括:提供一基底,基底上具有一主动区域与一隔离区域;形成一穿隧氧化层、一多晶硅层及一氮化硅层于基底上;定义一开口位置,将开口位置上的氮化硅层移除,并将暴露的多晶硅层氧化,以形成一浮置闸氧化层;于基底上形成一缓冲层;于缓冲层的侧壁形成第一间隙壁,并将未受第一间隙壁的缓冲层移除;将主动区域上方以外的第一间隙壁、缓冲层与氮化硅层移除;形成第二间隙壁于第一间隙壁、缓冲层与氮化硅层的侧壁;将未受第二间隙壁覆盖的浮置栅极氧化层移除;将第二间隙壁与缓冲层移除;以及将未受浮置栅极氧化层覆盖的多晶硅层移除,以形成一浮置栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/01109538.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造