[发明专利]用列解码器选择其片状导线的集成的铁电存储器无效
| 申请号： | 00805971.3 | 申请日： | 2000-04-03 |
| 公开（公告）号： | CN1156850C | 公开（公告）日： | 2004-07-07 |
| 发明（设计）人： | T·施拉格;H·赫尼格施米德 | 申请（专利权）人： | 因芬尼昂技术股份公司 |
| 主分类号： | G11C11/22 | 分类号： | G11C11/22 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 郑立柱;张志醒 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 集成存储器有片状导线(PL)，将片状导线安排为与位导线平行。此时各自一个片状导线(PL)和至少一个位导线(BL)是与同一个存储单元(MC)相连接的。将列解码器(CDEC)用于依赖于列地址(CADR)选定一个片状导线(PL)。 | ||
| 搜索关键词： | 解码器 选择 片状 导线 集成 存储器 | ||
【主权项】：
1.集成存储器，-具有存储单元(MC)，将存储单元安排在位导线(BL)和字导线(WL)的交叉点上和各自至少有一个选择晶体管(TM)和一个存储电容器(CM)，-将选择晶体管(TM)的控制接头与一个字导线(WL)相连接和每个选择晶体管将所属存储电容器(CM)的一个电极与一个位导线(BL)连接在一起，-具有引导脉冲信号的片状导线(PL)，将片状导线与一个与各个选择晶体管(TM)相反的存储电容器(CM)的电极相连接，-具有一个行解码器用于字导线(WL)的地址选择和-具有一个列解码器，-将片状导线(PL)安排与位导线(BL)平行，-将各自一个片状导线(PL)和至少一个位导线(BL)与同一个存储单元(MC)相连接，-和将列解码器依赖于附上的列地址(CADR)选定至少一个片状导线(PL)，其特征为，-控制单元(T1，T2，AKT)为了影响从位导线(BL)向存储器外进行数据传输各自有一个控制输入端，其经过一个片状导线(PL)与列解码器的各自一个输出端相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司，未经因芬尼昂技术股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00805971.3/，转载请声明来源钻瓜专利网。
