[发明专利]形成多重内连线与内金属介电质的连接构造的改良方法无效
申请号: | 00131884.5 | 申请日: | 2000-10-30 |
公开(公告)号: | CN1163956C | 公开(公告)日: | 2004-08-25 |
发明(设计)人: | 林建兴 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/283;H01L21/31;H01L21/3205 |
代理公司: | 上海专利商标事务所 | 代理人: | 周承泽 |
地址: | 台湾省新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种多重内连线与低K值内金属介电质的装构键结的改良方法。此方法的特徵系于一内连线层上的每一对内连线间形成一渠沟,然后以一氧化介电质填充此一渠沟,以取代未形成渠沟之前,填充于此区域的K值小于3的低K值内金属介电质。此氧化介电质的K值大于此低K值内金属介电质的K值,此氧化介电质有足够的硬度可以承受装构键结下压的力量。因此,可提高多重内连线与低K值内金属介电质之间的结合强度。 | ||
搜索关键词: | 形成 多重 连线 金属 介电质 连接 构造 改良 方法 | ||
【主权项】:
1.一种形成多重内连线与介电常数小于3的内金属介电质之间的连接构造的改良方法,该方法至少包括:提供一半导体基底,该基底具有一层状构造,该层状构造具有一顶部内连线层、一底部内连线层及介于该两内连线层间的多层相互交替的内连线层及介电层接触窗层,每一该介电层接触窗层系与一相邻的上端该内连线层及一相邻的下端该内连线层对齐,其中一介电常数小于3的介电质系填充在该层状构造中,做为内金属介电质;图案蚀刻该层状构造,以形成一渠沟在一该内连线层上每一对相邻的内连线之间;形成一第一氧化物层在该层状构造上,以填满在其内的该渠沟;平坦化该第一氧化物层;形成一第二氧化物层在该第一氧化物层上;图案蚀刻该第二氧化物层,以形成多个开口,每一所述开口系与一该顶部内连线对齐;形成一导电层于该第二氧化物层上,填满该多个开口,以形成多个插塞;及图案蚀刻该导电层,形成一导电垫层横跨在每一对所述插塞上方。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/00131884.5/,转载请声明来源钻瓜专利网。
- 上一篇:硅片保持体及其制造方法
- 下一篇:半导体元件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造