[发明专利]积体电路基板柱状凸块成型方法无效
| 申请号： | 00124410.8 | 申请日： | 2000-09-04 |
| 公开（公告）号： | CN1156204C | 公开（公告）日： | 2004-06-30 |
| 发明（设计）人： | 谢文乐;庄永成;黄宁;陈慧萍;蒋华文;张衷铭;涂丰昌;黄富裕;张轩睿;胡嘉杰 | 申请（专利权）人： | 华泰电子股份有限公司 |
| 主分类号： | H05K3/00 | 分类号： | H05K3/00 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 刘领弟 |
| 地址： | 台湾省*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种积体电路基板柱状凸块成型方法。为提供一种准确控制晶片与基板间间距、填胶容易、产品合格率高、成本低的积体电路基板的制造方法，提出本发明，它包括藉以电镀法镀出铜线路、涂布适当高度的接合遮蔽物、在接合遮蔽物对应于铜线路位置处开口、并将其底部的铜镀高、再于其最上层镀以锡铅合金融接金属及移除接合遮蔽物，于积体电路基板成型柱状凸块。 | ||
| 搜索关键词： | 积体电路 柱状 成型 方法 | ||
【主权项】：
1、一种积体电路基板柱状凸块成型方法，它包括：步骤一在母板上以电镀法镀出铜线路，形成基板；其特征在于：步骤二于母板上覆盖一层接合遮蔽物，其高度为所需柱状凸块的高度；步骤三于接合遮蔽物对应于铜线路位置开设开口；步骤四以电镀技术于遮蔽物开口处的铜线路上电镀纯铜，以于开口处成型柱状纯铜；步骤五在柱状纯铜顶部电镀锡铅合金融接金属，以成型锡铅合金融接金属层，并使其与接合遮蔽物等高；步骤六移除接合遮蔽物，便于积体电路基板成型柱状凸块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华泰电子股份有限公司，未经华泰电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00124410.8/，转载请声明来源钻瓜专利网。
- 上一篇：用于安装半导体集成电路小片的印刷电路板
- 下一篇：电子装置的安装方法及电路板
