“M·G·法鲁克”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]用于焊料结合的凸块下金属化上的保护性表面层-CN202180078822.X在审
发明人： M·G·法鲁克;J·J·凯利 -专利权人：国际商业机器公司
申请日： 2021-10-21 - 公布日： 2023-08-15 - 主分类号： H01L23/485 文献下载
摘要：一种制造无需金处理的凸块下金属化(UBM)结构(200)的方法，该方法包括在半导体的远后段(FBEOL)(208)的顶部上形成钛层(210)。在钛层(210)的顶部形成第一铜层(212)。在FBEOL(208)的迹线之间的第一铜层(212)的顶部上形成光致抗蚀剂(PR)层(214)，以向FBEOL(208)迹线提供腔。在第一铜层(212)上形成顶部铜层(219)。在顶部铜层(219)的顶部上形成保护性表面层(PSL)(120、230、322)。
用于焊料结合凸块下金属化保护性表面

[发明专利]用于具有毛细管底部填充的桥接芯片组件的结构及方法-CN202180071680.4在审
发明人： M·G·法鲁克;佐久间克幸 -专利权人：国际商业机器公司
申请日： 2021-11-09 - 公布日： 2023-07-28 - 主分类号： H01L23/52 文献下载
摘要：本发明提供了一种用于制造桥接芯片组件的方法，该桥接芯片组件用于互连两个或多个IC管芯。每个IC管芯具有包括具有第一脚距的第一连接的第一区域和包括具有第二脚距的第二连接或连接焊盘的第二区域，第一脚距大于第二脚距。该方法包括：在每个IC管芯的至少第二区域的上表面上附接非导电底部填充膜；将第一IC管芯的第二连接/连接焊盘接合到桥接芯片的对应的第一连接焊盘/连接；以及将第二IC管芯的第二连接/连接焊盘接合到桥接芯片。桥接芯片组件包括与第一IC管芯和第二IC管芯接合的桥接芯片以及设置在桥接芯片和IC管芯之间的非导电底部填充膜。
用于具有毛细管底部填充芯片组件结构方法

[发明专利]使用激光去接合的氧化物接合晶片对分离-CN202180078725.0在审
发明人： M·G·法鲁克;D·C·麦克赫伦;S·斯克奥达斯 -专利权人：国际商业机器公司
申请日： 2021-10-20 - 公布日： 2023-07-25 - 主分类号： H01L21/58 文献下载
摘要：一种制造半导体结构的方法包括在第一载体晶片下方形成能够吸收红外(IR)辐射的可切断层。在可切断层下方形成第一硬电介质层。在半导体晶片的顶表面上形成第二硬电介质层。第一电介质层与第二电介质层接合。在半导体晶片的底部部分上形成连接器以提供到半导体晶片的电连接。在半导体晶片的底部部分上将第二载体晶片被连接到连接器。通过使IR穿过第一载体晶片，利用IR使可切断层劣化，从而将第一载体晶片与半导体晶片分离。提供从半导体晶片的顶表面穿过第一和第二电介质层的后段制程(BEOL)布线。
使用激光接合氧化物晶片分离

[发明专利]芯片到衬底的组装-CN202111447938.4在审
发明人：佐久间克幸;M·G·法鲁克;P·S·安德里;R·卡斯伯格 -专利权人：国际商业机器公司
申请日： 2021-11-29 - 公布日： 2022-07-01 - 主分类号： H01L21/54 文献下载
摘要：本发明涉及芯片到衬底的组装。一种示例性方法包括在接合温度下，使用焊料将半导体芯片接合到有机叠层衬底；在不从所述接合温度冷却至室温的情况下，在底部填充分配温度下，在半导体芯片和有机叠层衬底之间分配底部填充；以及在高于底部填充分配温度的温度范围内固化底部填充。另一示例性方法包括在有机叠层衬底的衬垫上沉积第一焊料；使半导体芯片的柱上的第二焊料与有机叠层衬底的衬垫上的第一焊料接触；以及将半导体芯片焊接接合到有机叠层衬底。
芯片衬底组装

[发明专利]预涂敷底部填充物所包覆芯片上对准标记的可视化-CN201710182216.8有效
发明人：佐久间胜行;M·G·法鲁克;J-W·罗 -专利权人：格罗方德半导体公司
申请日： 2017-03-24 - 公布日： 2019-12-24 - 主分类号： H01L23/31 文献下载
摘要：本发明涉及预涂敷底部填充物所包覆芯片上对准标记的可视化，其用于改善受底部填充包覆的芯片上对准标记可视化的结构及方法。于芯片上形成特征，并且在晶圆级将底部填充材料涂敷至该芯片，以使得该特征为受包覆的该特征。该特征包括由第一材料所构成的第一结构元件及由与该第一材料电化学不相似的第二材料所构成的第二结构元件，用以提供化学电池效应。通过该化学电池效应，令该底部填充材料中的填料粒子在该第一结构元件上方第一区及该第二结构元件上方第二密度的第二区中以第一密度分布。该第一区中的该第一密度小于该第二区中的该第二密度，使得该第一区具有比该第二区更低的不透明度。
预涂敷底部填充物芯片对准标记可视化

[发明专利]包括以三维堆叠布置接合的集成电路装置的电子封装件-CN201610228539.1在审
发明人： M·G·法鲁克;J·A·菲茨西蒙斯;A·H·西蒙;A·K·斯坦珀 -专利权人：格罗方德半导体公司
申请日： 2016-04-13 - 公布日： 2016-10-26 - 主分类号： H01L23/538 文献下载
摘要：本发明提供一种电子封装件，包括：多个垂直堆叠的集成电路(IC)装置，包括第一IC装置以及第二IC装置。该电子封装件还包括将该第一IC装置的一侧完全耦接至该第二IC装置的一侧的部分的第一接合层。不与该第一IC装置的该一侧耦接的该第二IC装置的该侧的其余部分包括天线。
包括三维堆叠布置接合集成电路装置电子封装

[发明专利]形成包括具有与另一芯片前后接合的薄的间置芯片的多芯片层叠结构的方法-CN201180015676.2有效
发明人： M·G·法鲁克;K·S·皮特拉卡;R·P·沃兰 -专利权人：国际商业机器公司
申请日： 2011-03-03 - 公布日： 2013-03-27 - 主分类号： H01L23/48 文献下载
摘要：通过回流第一焊球（250）阵列，具有第一焊料衬垫（192）阵列的临时衬底（901）接合到第一衬底（101）的正面。通过去除背面来减薄第一衬底（101），第二焊料衬垫（142）阵列形成在第一衬底（101）的背侧表面上。第一衬底（101）和临时衬底（901）的组件被划片以形成多个层叠，其每一个包括第一半导体芯片（100）和处理部分（900）的组件。第二半导体芯片（200）通过第二焊球（150）阵列接合到组件。通过回流第一焊球（250）阵列从每个组件去除处理部分（900），同时第二焊球（150）阵列不会回流。组件随后利用第一焊球（250）阵列被安装在封装衬底（300）上。
形成包括具有另一芯片前后接合层叠结构方法

[发明专利]具有铜插塞的半导体器件-CN201080041972.5无效
发明人： M·G·法鲁克;E·R·金瑟;I·D·梅尔维尔;K·W·赛姆科 -专利权人：国际商业机器公司
申请日： 2010-08-23 - 公布日： 2012-06-20 - 主分类号： H01L21/60 文献下载
摘要：本发明公开了一种半导体器件，其中绝缘层具有与所述器件的最终布线层接触的铜插塞。还存在阻挡层以将所述铜插塞与所述绝缘层分离。在另一实施例中，还存在位于所述绝缘层和铜插塞之间的铝层。还公开了一种用于制造所述半导体器件的方法。
具有铜插塞半导体器件

[发明专利]抑制因切割和BEOL处理引起的IC器件损伤的方法-CN200880015377.7有效
发明人： M·G·法鲁克;R·汉农;M·W·莱恩;刘小虎;I·D·W·梅尔维尔;T·M·肖 -专利权人：国际商业机器公司
申请日： 2008-04-29 - 公布日： 2010-03-24 - 主分类号： H01L23/10 文献下载
摘要：一种半导体产品包括具有顶表面和底表面并包括半导体芯片的半导体衬底。半导体衬底具有顶表面和周界。阻挡结构形成于周界内的芯片上。极深隔离沟槽(UDIT)切入芯片顶表面中且在其中向下延伸到周界与阻挡层之间。在形成阻挡层和UDIT之前，在衬底上形成具有低k的pSiCOH介电层与硬掩模层的ILD结构。在UDIT的外侧，ILD结构的互连结构被向下凹陷到衬底。
抑制切割 beol 处理引起 ic 器件损伤方法

[发明专利]半导体芯片形状改变-CN200780046560.9无效
发明人： M·G·法鲁克;D-Y·容;I·D·梅尔维尔 -专利权人：国际商业机器公司
申请日： 2007-12-11 - 公布日： 2009-11-18 - 主分类号： H01L23/48 文献下载
摘要：本发明涉及一种改善的半导体芯片，该芯片减小了断裂的引发和断裂向半导体芯片有源区的传播。一种半导体晶片包括将半导体芯片分隔开的划片通道(102)和位于划片通道(102)的交叉处的、通过半导体芯片的一部分的孔(220)。一旦从半导体晶片上划片下来，就生成了不具有90度拐角的半导体芯片。
半导体芯片形状改变

[发明专利]用于去除半导体器件中的铝终端衬垫材料的方法和结构-CN200780011329.6有效
发明人： D·C·埃德尔斯坦;M·G·法鲁克;R·汉农;I·D·梅尔维尔 -专利权人：国际商业机器公司
申请日： 2007-04-04 - 公布日： 2009-04-15 - 主分类号： H01L21/44 文献下载
摘要：一种用于最后段制程(FBEOL)半导体器件形成的方法，包括：在半导体晶片(106)的上层中形成终端铜衬垫(104)，在所述终端铜衬垫之上形成绝缘叠层(114)，以及在所述绝缘叠层的一部分内构图并开口终端过孔(116)以留下保护所述终端铜衬垫的所述绝缘叠层的底部覆层(118)。在所述绝缘叠层的顶部之上形成并构图有机钝化层(126)，并去除在所述终端铜衬垫之上的所述底部覆层(118)。在所述有机钝化层和终端铜衬垫之上淀积球限制冶金(BLM)叠层(128)，以及在所述BLM叠层的构图的部分上形成焊料球连接(108)。
用于去除半导体器件中的终端衬垫材料方法结构

[发明专利]非低共熔无铅焊料组合物-CN200610008047.8有效
发明人： M·G·法鲁克;M·J·因泰雷特;W·E·萨布林斯基 -专利权人：国际商业机器公司
申请日： 2003-12-05 - 公布日： 2006-08-23 - 主分类号： B23K35/26 文献下载
摘要：一种电子封装，具有焊料互连液相线温度分层结构，以限制随后的第二级接合/组装和再加工操作期间C4焊料互连的熔化程度。焊料分层结构使用了Sn/Ag和Sn/Cu的非低共熔焊料合金，具有较高液相线温度的合金用于C4第一级焊料互连，并使用具有较低液相线温度的合金用于第二级互连。当进行第二级芯片载体与PCB接合/组装操作时，芯片与芯片载体的C4互连没有完全熔化。它们继续具有一定程度的固体和较小部分的液体，而不完全是熔化的合金。这减小了焊料连接处的膨胀，并因此降低了作用在C4连接上的应力。
非低共熔无铅焊料组合

[发明专利]用于无铅焊料电子封装互连的结构和方法-CN200310118211.7有效
发明人： M·G·法鲁克;M·J·因泰雷特;W·E·萨布林斯基 -专利权人：国际商业机器公司
申请日： 2003-12-05 - 公布日： 2004-06-23 - 主分类号： B23K35/24 文献下载
摘要：一种电子封装，具有焊料互连液相线温度分层结构，以限制随后的第二级接合/组装和再加工操作期间C4焊料互连的熔化程度。焊料分层结构使用了Sn/Ag和Sn/Cu的非低共熔焊料合金，具有较高液相线温度的合金用于C4第一级焊料互连，并使用具有较低液相线温度的合金用于第二级互连。当进行第二级芯片载体与PCB接合/组装操作时，芯片与芯片载体的C4互连没有完全熔化。它们继续具有一定程度的固体和较小部分的液体，而不完全是熔化的合金。这减小了焊料连接处的膨胀，并因此降低了作用在C4连接上的应力。
用于焊料电子封装互连结构方法

1
共 13 条