“L·M·瓦尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]对数据分区的动态排序-CN202310874704.0在审
发明人： K·D·塞多拉;L·M·瓦尔;B·博布罗夫;G·彼得;C·B·麦克布赖德;A·A·安巴德卡 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-06 - 公布日： 2023-10-20 - 主分类号： G06F15/80 文献下载
摘要：本申请的各实施例涉及对数据分区的动态排序。经优化的存储器使用和管理对于神经网络(NN)或深度神经网络(DNN)计算环境的整体性能至关重要。使用输入数据维度的各种特性，分配序列针对将由NN或DNN处理的输入数据而被计算，分配序列优化本地和外部存储器组件的有效使用。分配序列可以描述如何将输入数据(及其相关联的处理参数(例如，处理权重))拆分为一个或多个部分以及输入数据的这样的部分(及其相关联的处理参数)如何在本地存储器、外部存储器和NN或DNN的处理单元组件之间被传递。附加地，分配序列可以包括将所生成的输出数据存储在本地和/或外部存储器组件中以优化本地和/或外部存储器组件的有效使用的指令。
数据分区动态排序

[发明专利]使用虚拟化数据迭代器对神经网络进行数据处理性能增强-CN202310865940.6在审
发明人： G·彼得;C·B·麦克布赖德;A·A·安巴德卡;K·D·塞多拉;B·博布罗夫;L·M·瓦尔 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-06 - 公布日： 2023-10-20 - 主分类号： G06F15/80 文献下载
摘要：本申请涉及使用虚拟化数据迭代器对神经网络进行数据处理性能增强的系统、方法、计算机可读存储介质。使用虚拟化硬件迭代器，由NN/DNN处理的数据可以被遍历并且被配置为优化操作的数目以及存储器利用率，以增强NN/DNN的整体性能。可操作地，迭代器控制器可以生成用于由NN/DNN执行的指令，指令表示一个或多个期望的迭代器操作类型并执行一个或多个迭代器操作。可以根据所选择的迭代器操作来将数据迭代，并将数据通信到NN/DD的一个或多个神经元处理器来进行处理并输出到目标存储器。迭代器操作可以应用于并行的各种数据量(例如，二进制大对象)或相同容量的多个切片。
使用虚拟数据迭代器神经网络进行数据处理性能增强

[发明专利]用有向线缓冲器最小化存储器读取提高神经网络环境性能-CN201880025415.0有效
发明人： G·彼得;C·B·麦克布赖德;A·A·安巴德卡;K·D·塞多拉;B·博布罗夫;L·M·瓦尔 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-06 - 公布日： 2023-10-20 - 主分类号： G06F15/80 文献下载
摘要：神经网络(NN)和/或深度神经网络(DNN)的性能可以受到正在执行的操作的数目以及NN/DNN的各种存储器组件中间的数据管理的限制。使用可操作地在数据块中插入要处理的一个或多个移位比特的有向线缓冲器，可以优化对线缓冲器的数据读/写以便由NN/DNN进行处理，从而增强NN/DNN的整体性能。可操作地，操作控制器和/或迭代器能够生成具有所计算的(多个)移位比特的一个或多个指令，以用于传送到线缓冲器。说明性地，可以使用输入数据的各种特性以及包括数据维度的NN/DNN来计算(多个)移位比特。线缓冲器可以读取用于处理的数据，插入移位比特并将数据写入线缓冲器中以供(多个)协作处理单元进行后续处理。
缓冲器最小化存储器读取提高神经网络环境性能

[发明专利]用于神经网络环境中的增强数据处理的方法、系统和介质-CN201880024892.5有效
发明人： G·彼得;C·B·麦克布赖德;A·A·安巴德卡;K·D·塞多拉;B·博布罗夫;L·M·瓦尔 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-06 - 公布日： 2023-09-22 - 主分类号： G06F15/80 文献下载
摘要：神经网络(NN)和/或深度神经网络(DNN)的性能可能会受到被执行的操作的数量以及NN/DNN的各种存储器组件之间的数据管理的限制。通过在输入数据中插入选择的填充以对齐存储器中的输入数据，数据读取/写入可以被优化以供NN/DNN处理，从而增强NN/DNN的整体性能。操作上，操作控制器/迭代器可以生成一个或多个指令，其将所选填充插入数据中。可以使用输入数据的各种特性以及NN/DNN以及协作存储器组件的特性来计算数据填充。输出数据上的填充可用于支持NN/DNN的存储器组件和协作处理单元处的数据对齐。
用于神经网络环境中的增强数据处理方法系统介质

[发明专利]直接存储器访问的队列管理-CN201880025503.0有效
发明人： G·彼得;C·B·麦克布赖德;A·A·安巴德卡;K·D·塞多拉;B·博布罗夫;L·M·瓦尔 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-06 - 公布日： 2023-08-15 - 主分类号： G06F13/28 文献下载
摘要：直接存储器访问(DMA)引擎可能负责启用和控制计算系统内的DMA数据流。DMA引擎不通过计算机系统处理器的控制，自动地将与多个队列中的描述符相关联的数据块从源移动到目的地存储器位置或地址。基于对链接到队列中的描述符的数据块的分析，DMA引擎及其关联的DMA分段器确保链接到队列中的描述符的存储的数据块不会在昂贵的时间段内保持空闲。DMA分段器可以将大数据块划分为较小的数据块，以确保对大数据块的处理不会妨碍对与队列中一个或多个描述符关联的较小数据块的及时处理。所存储的数据块可以是二维数据块。
直接存储器访问队列管理

[发明专利]对数据分区的动态排序-CN201880025417.X有效
发明人： K·D·塞多拉;L·M·瓦尔;B·博布罗夫;G·彼得;C·B·麦克布赖德;A·A·安巴德卡 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-06 - 公布日： 2023-07-28 - 主分类号： G06F9/50 文献下载
摘要：经优化的存储器使用和管理对于神经网络(NN)或深度神经网络(DNN)计算环境的整体性能至关重要。使用输入数据维度的各种特性，分配序列针对将由NN或DNN处理的输入数据而被计算，分配序列优化本地和外部存储器组件的有效使用。分配序列可以描述如何将输入数据(及其相关联的处理参数(例如，处理权重))拆分为一个或多个部分以及输入数据的这样的部分(及其相关联的处理参数)如何在本地存储器、外部存储器和NN或DNN的处理单元组件之间被传递。附加地，分配序列可以包括将所生成的输出数据存储在本地和/或外部存储器组件中以优化本地和/或外部存储器组件的有效使用的指令。
数据分区动态排序

[发明专利]使用虚拟化数据迭代器对神经网络进行数据处理性能增强-CN201880025504.5有效
发明人： G·彼得;C·B·麦克布赖德;A·A·安巴德卡;K·D·塞多拉;B·博布罗夫;L·M·瓦尔 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-06 - 公布日： 2023-07-28 - 主分类号： G06F15/80 文献下载
摘要：神经网络(NN)和/或深度神经网络(DNN)的性能可能受到正在执行的操作的数目以及NN/DNN的各种存储器组件之间的数据管理的限制。使用虚拟化硬件迭代器，由NN/DNN处理的数据可以被遍历并且被配置为优化操作的数目以及存储器利用率，以增强NN/DNN的整体性能。可操作地，迭代器控制器可以生成用于由NN/DNN执行的指令，指令表示一个或多个期望的迭代器操作类型并执行一个或多个迭代器操作。可以根据所选择的迭代器操作来将数据迭代，并将数据通信到NN/DD的一个或多个神经元处理器来进行处理并输出到目标存储器。迭代器操作可以应用于并行的各种数据量(例如，二进制大对象)或相同容量的多个切片。
使用虚拟数据迭代器神经网络进行数据处理性能增强

[发明专利]用于具有动态向量长度和码本大小的高吞吐量向量去量化的灵活硬件-CN201880025227.8有效
发明人： A·A·安巴德卡;A·托米克;C·B·麦克布赖德;G·彼得;K·D·塞多拉;L·M·瓦尔;B·博布罗夫 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-06 - 公布日： 2023-07-14 - 主分类号： G06N3/06 文献下载
摘要：神经网络(NN)和/或深度神经网络(DNN)的性能可以由正执行的操作数目以及NN/DNN的存储器数据管理来限制。使用神经元权重值的向量量化，神经元的数据的处理可以优化操作的数目以及存储器利用以便增强NN/DNN的总体性能。操作地，权重值的一个或多个连续段可以被转换为任意长度的一个或多个向量，并且一个或多个向量中的每个向量可以被分配有索引。所生成的索引可以被存储在示例性向量量化查找表中并且在飞行中在运行时由示例性快速权重查找硬件来取回，作为NN的示例性数据处理功能的一部分，作为内联去量化操作的一部分，以获得所需要的一个或多个神经元权重值。
用于具有动态向量长度大小吞吐量量化灵活硬件

[发明专利]被配置用于层和操作防护和依赖性管理的功率高效的深度神经网络处理器及方法-CN201880025488.X有效
发明人： C·B·麦克布赖德;A·A·安巴德卡;K·D·塞多拉;G·彼得;L·M·瓦尔;B·博布罗夫 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-13 - 公布日： 2023-07-07 - 主分类号： G06N3/063 文献下载
摘要：一种深度神经网络(DNN)处理器被配置为执行层描述符列表中的层描述符。描述符定义用于由DNN处理器执行DNN的前向传递的指令。层描述符也可以用于管理通过DNN模块的描述符流。例如，层描述符可以定义对其他描述符的依赖性。定义依赖性的描述符将不执行，直到它们所依赖的描述符已经完成。层描述符也可以定义“防护”或“屏障”功能，该功能可以用于阻止对上游层描述符的处理，直到所有下游层描述符的处理完成。防护位保证了在处理具有要声明的防护的层描述符之前，DNN处理流水线中没有其他层描述符。
配置用于操作防护依赖性管理功率高效深度神经网络处理器方法

[发明专利]在深度神经网络模块中动态划分工作负载以降低功率消耗-CN201880025426.9有效
发明人： A·A·安巴德卡;B·博布罗夫;C·B·麦克布赖德;G·彼得;K·D·塞多拉;L·M·瓦尔 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-16 - 公布日： 2023-07-07 - 主分类号： G06F9/50 文献下载
摘要：公开了能够将神经元工作负载动态地划分以降低功率消耗的深度神经网络(DNN)模块。DNN模块包括神经元和组划分器以及调度器单元。组划分器和调度器单元将针对神经元的工作负载拆分为分区，以便将可以同时处理工作负载的神经元的数量最大化。组划分器和调度器单元然后将神经元的组分配给分区中的每个分区。DNN模块中的神经元的组处理它们的分配的分区中的工作负载以生成部分输出值。每个组中的神经元然后能够对它们的部分输出值求和以针对工作负载生成最终输出值。一旦神经元的组完成了对它们的分配的工作负载的处理，就可以将神经元关断以降低功率消耗。
深度神经网络模块动态划分工作负载降低功率消耗

[发明专利]通过跳过处理操作来减少神经网络处理器中的功耗-CN201880025480.3有效
发明人： A·A·安巴德卡;C·B·麦克布赖德;G·彼得;L·M·瓦尔;K·D·塞多拉;B·博布罗夫 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-16 - 公布日： 2023-05-02 - 主分类号： G06F9/50 文献下载
摘要：深度神经网络(“DNN”)模块可以确定由神经元对输入缓冲区或权重缓冲区中的某些值的处理是否可以被跳过。例如，DNN模块可以确定神经元是否可以跳过对神经元缓冲区的整个列中的值的处理。例如，如果输入缓冲区或权重缓冲区的整个列为零，则可以跳过对这些值的处理。DNN模块还可以确定对输入缓冲区或权重缓冲区的行中的单个值的处理(例如，如果这些值为零)是否可以被跳过。由于跳过操作而提早完成其处理的神经元可以协助其他神经元进行其处理。可以在将由神经元执行的处理操作的结果传递给其正确所有者的处理完成之后执行组合操作。
通过跳过处理操作减少神经网络处理器中的功耗

[发明专利]处理不邻近存储器作为邻近存储器以提高神经网络的性能-CN201880025244.1有效
发明人： G·彼得;C·B·麦克布赖德;A·A·安巴德卡;K·D·塞多拉;B·博布罗夫;L·M·瓦尔 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-06 - 公布日： 2023-03-31 - 主分类号： G06F15/80 文献下载
摘要：神经网络(NN)的性能可能会受到所执行的操作的数目的限制。使用涉及将存储器块移位所选择的移位步幅以用于协作神经元的线缓冲器，可以像在单个线缓冲器写入周期中那样处理可操作地驻留在存储器中并且需要向协作线缓冲器中的多个写入周期的数据，从而增强了NN/DNN的性能。控制器和/或迭代器可以生成具有用于与线缓冲器通信的存储器块移位值的一个或多个指令。移位值可以使用输入数据的各种特性以及包括数据维度在内的NN/DNN来计算。线缓冲器可以读取数据以进行处理，移位存储器块的数据，并且将数据写入线缓冲器中以进行后续处理。
处理邻近存储器作为提高神经网络性能

[发明专利]通过数据共享和分配增强人工智能/机器硬件的处理性能-CN201880025126.0有效
发明人： C·B·麦克布赖德;A·A·安巴德卡;K·D·塞多拉;B·博布罗夫;G·彼得;L·M·瓦尔 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-16 - 公布日： 2023-02-10 - 主分类号： G06F9/50 文献下载
摘要：具有与一个或多个存储器组件协作的示例性DNN模块的示例性人工智能/机器学习硬件计算环境可以执行数据共享和分发以及缓冲器数据的重用，以减少存储器组件读/写的数目，从而增强整体硬件性能并降低功耗。说明性地，根据示例性硬件的所选操作来读取来自协作存储器组件的数据，并将其写入对应的其他存储器组件以供一个或多个处理元件(例如，神经元)使用。以该方式读取数据，来优化每个处理周期的一个或多个处理元件的参与，以及重用先前存储在一个或多个协作存储器组件中的数据。可操作地，将写入的数据在被处理元件消费之前复制到阴影存储器缓冲器。
通过数据共享分配增强人工智能机器硬件处理性能

[发明专利]提高了精度的神经处理元件-CN202080044133.2在审
发明人： A·A·安巴德卡;B·博布罗夫;K·D·塞多拉;C·B·麦克布赖德;G·彼得;L·M·瓦尔 -专利权人：微软技术许可有限责任公司
申请日： 2020-05-11 - 公布日： 2022-02-01 - 主分类号： G06F7/499 文献下载
摘要：神经处理元件被配置有硬件与门，该与门被配置为执行符号扩展信号与操作数的最高有效位(“MSB”)之间的逻辑与操作。符号扩展信号的状态可以是基于生成操作数的深度神经网络(“DNN”)的层的类型。如果符号扩展信号是逻辑假，则没有信号扩展被执行。如果符号扩展信号是逻辑真，则联接器联接硬件与门的输出和操作数，从而将操作数从N位无符号的二进制值扩展到N+1位有符号的二进制值。神经处理元件还可以包括另一硬件与门和用于类似地处理另一操作数的另一联接器。针对两个操作数的联接器的输出被提供给硬件二进制乘法器。
提高精度神经处理元件

[发明专利]使用激活数据的压缩和解压缩来减少存储器带宽利用率的神经网络处理器-CN201880025420.1有效
发明人： J·L·科克里;B·E·伦德尔;L·M·瓦尔;C·B·麦克布赖德;A·A·安巴德卡;G·彼得;K·D·塞多拉;B·博布罗夫 -专利权人：微软技术许可有限责任公司
申请日： 2018-04-16 - 公布日： 2021-03-19 - 主分类号： G08B13/196 文献下载
摘要：深度神经网络(“DNN”)模块可以压缩和解压缩神经元生成的激活数据，以减少存储器总线带宽的利用率。压缩单元可以接收由DNN模块中的神经元生成的未压缩数据块。压缩单元生成压缩输出块的掩码部分和数据部分。掩码部分对未压缩数据块中的零字节和非零字节的存在和位置进行编码。数据部分存储来自未压缩数据块的截断的非零字节。解压缩单元可以从DNN处理器中的存储器或应用主机的存储器中接收压缩数据块。解压缩单元使用掩码部分和数据部分对压缩数据块进行解压缩。这可以减少存储器总线利用率，允许DNN模块更快地完成处理操作，并降低功耗。
使用激活数据压缩和解减少存储器带宽利用率神经网络处理器

1
2
下一页»
尾页
共 17 条