“E·J·诺瓦克”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果54个，建议您升级VIP下载更多相关专利

[发明专利]具有自对准栅极的穿隧FINFET-CN201710831733.3有效
发明人： E·J·诺瓦克;R·阿斯拉;M·V·R·M·科塔 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2017-09-15 - 公布日： 2021-12-07 - 主分类号： H01L29/10 文献下载
摘要：本发明涉及具有自对准栅极的穿隧FINFET，其用于穿隧场效应晶体管(TFET)的结构及方法。该TFET包括栅极电极、具有第一导电类型的源极区、具有与该第一导电类型相反的第二导电类型的漏极区、以及使该栅极电极与该源极区及该漏极区分开的介电层。该介电层在该源极区与该漏极区之间提供沟道区。该沟道区包括介于该源极区与该栅极电极之间的较薄穿隧介电质、及介于该栅极电极与该漏极区之间的较厚漂移介电质。
具有对准栅极 finfet

[发明专利]增进效能的垂直装置及其形成方法-CN201710832240.1有效
发明人： E·J·诺瓦克;R·R·罗比森;B·A·安德森 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2017-09-15 - 公布日： 2021-09-10 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及增进效能的垂直装置及其形成方法，揭示数种增进效能的垂直装置(例如，垂直场效晶体管(FET)或并入垂直FET的互补金属氧化物半导体(CMOS)装置)及形成此类装置的方法。带应变介电层横向毗邻垂直FET的栅极，这增加该通道区内的电荷载子移动率且改善效能。在垂直n型FET(NFET)中，应变为压缩型以改善垂直NFET内的电流方向所给定的电子移动率；然而，在垂直p型FET(PFET)中，应变为拉伸型以改善在垂直PFET内的电流方向所给定的空穴移动率。可选择地，垂直FET相对于它形成于其上的半导体晶圆的表面平面的取向也针对最佳电荷载子移动率加以预先计画成为FET的类型(亦即，NFET或PFET)的函数，且从而增强效能。
增进效能垂直装置及其形成方法

[发明专利]集成电路结构及其电性连接方法-CN201610497093.2有效
发明人： B·A·安德松;E·J·诺瓦克 -专利权人：格罗方德半导体公司
申请日： 2016-06-29 - 公布日： 2019-07-05 - 主分类号： H01L27/11 文献下载
摘要：本发明涉及集成电路结构及其电性连接方法，其实施例提供集成电路(integrated circuit；IC)结构以及电性连接多个IC结构的方法。依据本发明的实施例的一种IC结构可包括：第一导电区；与该第一导电区横向隔开的第二导电区；形成于该第一导电区上方并与其接触的第一垂直取向半导体鳍片；形成于该第二导电区上方并与其接触的第二垂直取向半导体鳍片；以及与各该第一垂直取向半导体鳍片及该第二导电区接触的第一栅极，其中，该第一栅极包括：与该第一垂直取向半导体鳍片接触的基本水平的部分，以及与该第二导电区接触的基本垂直的部分。
集成电路结构及其连接方法

[发明专利]半导体结构及制造方法-CN201180050427.7有效
发明人： B·A·安德森;E·J·诺瓦克 -专利权人：国际商业机器公司
申请日： 2011-09-06 - 公布日： 2016-11-09 - 主分类号： H01L29/66 文献下载
摘要：本文公开一种鳍片FET端注入半导体结构及制造方法。所述方法包括在包括下伏绝缘体层（10b）的衬底（18’）的硅层上形成至少一个芯轴（图5中的14）。该方法进一步包括蚀刻硅层以在至少一个芯轴之下形成至少一个硅岛（18’）。该方法进一步包括对至少一个硅岛的侧壁执行离子注入以在侧壁上形成掺杂区（20）。该方法进一步包括在衬底上形成介电层，平坦化介电层的顶表面以便与至少一个芯轴（14）的顶表面共面。该方法进一步包括去除至少一个芯轴（14）以在介电层中形成开口。该方法进一步包括蚀刻至少一个硅岛以形成具有掺杂的源极和漏极区的至少一个鳍片岛。
半导体结构制造方法

[发明专利]替代栅极鳍片结构和方法-CN201310045924.9有效
发明人： B·A·安德森;A·布赖恩特;E·J·诺瓦克 -专利权人：国际商业机器公司
申请日： 2013-02-05 - 公布日： 2013-08-14 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及替代栅极鳍片结构和方法。鳍片场效应晶体管（鳍片FET）结构和制造包括硅鳍片的鳍片FET的方法，该硅鳍片包括沟道区域和在沟道区域的每个端部上形成的源极/漏极（S/D）区域，其中沟道区域的整个底表面接触下绝缘体的顶表面并且S/D区域的底表面接触下硅锗（SiGe）层的顶表面的第一部分。鳍片FET结构还包括外部S/D区域，其接触每个S/D区域的顶表面和两个侧表面以及下SiGe层的顶表面的第二部分。鳍片FET结构还包括替代栅极或者栅极叠层，其接触在沟道区域的顶表面和两个侧表面上形成的保形介质，该栅极叠层被设置在下绝缘体之上且不在下SiGe层的第一和第二部分之上，其中替代栅极与外部S/D区域通过保形介质电绝缘。
替代栅极结构方法

[发明专利]场效应晶体管和形成晶体管的方法-CN201310024264.6有效
发明人： A·布赖恩特;E·J·诺瓦克 -专利权人：国际商业机器公司
申请日： 2013-01-23 - 公布日： 2013-07-31 - 主分类号： H01L29/772 文献下载
摘要：本发明涉及场效应晶体管和形成晶体管的方法。公开的是金属氧化物半导体场效应晶体管（MOSFET）结构的实施例及制造该结构的方法。该结构包括源极/漏极区域和在源极/漏极区域之间的沟道区域。源极/漏极区域可以包括对源极/漏极掺杂剂具有高扩散率的硅。沟道区域包括为最优化载流子迁移率和带能并且为具有低源极/漏极掺杂剂扩散率而选择的硅合金。在工艺期间，源极/漏极掺杂剂可以扩散到沟道区域的边缘部分。然而，因为硅合金向源极/漏极掺杂剂的低扩散率，掺杂剂不会深地扩散到沟道区域中。由此，硅合金沟道区域的边缘部分和源极/漏极区域可以具有基本相同的掺杂剂分布，但是与硅合金沟道区域的中心部分具有不同的掺杂剂分布。
场效应晶体管形成方法

[发明专利]不对称异质结构FET及制造方法-CN201180052747.6有效
发明人： B·A·安德森;J·B·约翰逊;E·J·诺瓦克;R·R·鲁宾逊 -专利权人：国际商业机器公司
申请日： 2011-10-26 - 公布日： 2013-07-03 - 主分类号： H01L29/10 文献下载
摘要：本发明提供了一种不对称异质结构FET及制造方法。该结构包括半导体衬底（10）和在半导体衬底（10）上外延生长的半导体层（15）。外延生长的半导体层（15）包含合金，具有在沟道区域中限制反型载流子的带结构和厚度以及位于掺杂边缘处的更厚部分，所述更厚部分更深地延伸到半导体结构中，以避免在掺杂边缘处限制反型载流子。
不对称结构 fet 制造方法

[发明专利]具有短路保护区域的镶嵌栅极-CN201080050461.X有效
发明人： B·A·安德森;E·J·诺瓦克;J·H·兰金 -专利权人：国际商业机器公司
申请日： 2010-10-19 - 公布日： 2012-10-17 - 主分类号： H01L21/336 文献下载
摘要：本发明一般地涉及半导体器件，更具体地说，涉及具有短路保护区域（60）的镶嵌栅极（100；图1C）及其制造方法。本发明的第一方面提供一种形成具有短路保护区域（60）的镶嵌栅极（100）的方法，该方法包括：形成镶嵌栅极，该栅极具有：衬底（12）顶上的栅极电介质；栅极电介质顶上的栅极导体（40）；横向邻近栅极导体（30）的导电衬里；导电衬里和衬底（20）之间的隔离物；以及在栅极导体（60）顶上的第一电介质；移除导电衬里（30）的一部分；在导电衬里（30）的剩余部分顶上沉积第二电介质（60），以便第二电介质横向邻近第一电介质和栅极二者。
具有短路保护区域镶嵌栅极

[发明专利]通过栅极电介质叠层修正进行的阈值电压调整-CN201080014684.0有效
发明人： B·J·格林尼;M·P·储德泽克;汉述仁;W·K·汉森;梁玥;E·P·马切耶夫斯基;罗明姬;E·J·诺瓦克;余晓军 -专利权人：国际商业机器公司
申请日： 2010-04-22 - 公布日： 2012-05-02 - 主分类号： H01L21/283 文献下载
摘要：公开了涉及在掺杂半导体阱上形成多种栅极叠层(100，...，600)。在该掺杂半导体阱(22，24)上形成高介电常数(高-k)栅极电介质(30L)。在一个器件区域中形成金属栅极层(42L)，而在其它器件区域(200，400，500，600)中暴露该高-k栅极电介质。在其它器件区域中形成具有不同厚度的阈值电压调整氧化物层。然后在该阈值电压调整氧化物层上形成导电栅极材料层(72L)。一种类型的场效应晶体管包括：包括高-k栅极电介质部分的栅极电介质。其它类型的场效应晶体管包括：包括高-k栅极电介质部分和具有不同厚度的第一阈值电压调整氧化物部分的栅极电介质。通过使用不同栅极电介质叠层及具有相同掺杂物浓度的掺杂半导体阱，提供具有不同阈值电压的场效应晶体管。
通过栅极电介质修正进行阈值电压调整

[发明专利]用于SOI射频开关的偏压生成电路-CN200980152324.4有效
发明人： A·B·博图拉;E·J·诺瓦克 -专利权人：国际商业机器公司
申请日： 2009-12-15 - 公布日： 2011-11-30 - 主分类号： H01L29/00 文献下载
摘要：一种射频(RF)开关(40/42/44)，其位于绝缘体上半导体(SOI)衬底(10/20/30)上，该开关在底部半导体层(10)中包括至少一个电偏压区域(13)。该RF开关接收来自功率放大器的RF信号，并将该RF信号传送到天线(图3)。该电偏压区域可以被偏置(18/79/94或28/89/99)以消除或缩小累积区域，稳定耗尽区域，和/或防止在该底部半导体层中形成反型区域，由此减少由于该RF信号而造成的寄生耦合和谐波生成。分压器电路和整流器电路生成至少一个偏压，该偏压的幅度随着该RF信号的幅度而变化(图6)。将该至少一个偏压施加到该至少一个电偏压区域以维持该底部半导体层的适当偏压，以便将寄生耦合、信号耗损以及谐波生成最小化。
用于 soi 射频开关偏压生成电路

[发明专利]致密山形鳍状场效应晶体管以及其制造方法-CN200680034288.8无效
发明人： J·拜因特内尔;T·路德维希;E·J·诺瓦克 -专利权人：国际商业机器公司
申请日： 2006-09-19 - 公布日： 2010-09-15 - 主分类号： H01L21/00 文献下载
摘要：一种用于形成finFET的方法、结构和对准过程。所述方法包括：利用第一掩模限定finFET的第一鳍状物，以及利用第二掩模限定finFET的第二鳍状物。所述结构包括一体化的单晶半导体材料的第一和第二鳍状物，并且第一和第二鳍状物的纵轴以相同晶向对准但彼此偏移。所述对准过程包括同时将栅极掩模上的对准标记与对准目标对准，所述对准目标通过用于限定第一鳍状物的第一掩模和用于限定第二鳍状物的第二掩模分离地形成。
致密山形场效应晶体管及其制造方法

[发明专利]体接触的混合表面绝缘体上半导体结构及其方法-CN200910222444.9有效
发明人： B·A·安德森;E·J·诺瓦克 -专利权人：国际商业机器公司
申请日： 2009-11-13 - 公布日： 2010-06-30 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及体接触的混合表面绝缘体上半导体结构及其方法。将绝缘体上半导体(SOI)衬底的顶部半导体层的一部分构图为具有基本上垂直侧壁的半导体鳍片。在两个源极区域之间的半导体鳍片的顶面上暴露半导体鳍片的体区域的一部分，该两个源极区域具有与半导体鳍片的体区域相反的导电类型的掺杂。直接在两个源极区域上以及在两个源极区域之间的暴露的体区域的顶面上形成金属半导体合金部分。通过离子注入增加体区域的暴露的顶部的掺杂浓度以向体区域提供低电阻接触，或者形成具有高密度的晶体缺陷的复合区域。由此形成的混合表面绝缘体上半导体(HSSOI)金属氧化物半导体场效应晶体管(MOSFET)具有被电连接到源极区域的体区域。
接触混合表面绝缘体上半导体结构及其方法

[发明专利]半导体结构及其制造或操作方法-CN200910220892.5有效
发明人： A·B·博图拉;E·J·诺瓦克;J·A·斯林克曼 -专利权人：国际商业机器公司
申请日： 2009-11-16 - 公布日： 2010-06-30 - 主分类号： H01L21/84 文献下载
摘要：本发明涉及半导体结构及其制造或操作方法。直接在绝缘体上半导体(SOI)衬底的掩埋绝缘体层之下形成第一掺杂半导体区域和第二掺杂半导体区域，第一掺杂半导体区域具有与底部半导体层相同类型的掺杂，第二掺杂半导体区域具有相反类型的掺杂。使第一掺杂半导体区域和第二掺杂半导体区域电接地或相对于底部半导体层以这样的电压正向偏置，该电压不足以由于少数载流子向底部半导体层的正向偏置注入而导致过量的电流，即，电势差不超过0.6V到0.8V。通过连接到第一和第二掺杂半导体区域的电接触来排出由顶部半导体层上的半导体器件中的电信号在诱导的电荷层中形成的电荷，由此降低上面的半导体器件中的谐波信号并增强作为射频(RF)开关的半导体器件的性能。
半导体结构及其制造操作方法

[发明专利]带边沿工程设计的Vt偏移器件、结构及其方法-CN200910222012.8无效
发明人： B·A·安德森;E·J·诺瓦克 -专利权人：国际商业机器公司
申请日： 2009-11-13 - 公布日： 2010-06-30 - 主分类号： H01L27/12 文献下载
摘要：在这里提供带边沿工程设计的Vt偏移器件、用于带边沿工程设计的Vt偏移器件的设计结构及这种结构的制造方法。该结构包括第一FET，其具有第一原子比例和第一类型的第一化合物半导体的沟道，该第一原子比例导致第一能带结构。该结构还包括第二FET，其具有第二原子比例和第一类型的第二化合物半导体的沟道，该第二原子比例导致第二能带结构。第一化合物半导体不同于第二化合物半导体，使得第一FET具有不同于第二能带结构的第一能带结构，产生与第二FET的阈值电压不同的阈值电压。
边沿工程设计 vt 偏移器件结构及其方法

[发明专利]用于改善快速热退火均匀性的伪形状的可变重叠-CN200780018975.5有效
发明人：布伦特·A·安德森;H·S·兰迪斯;E·J·诺瓦克 -专利权人：国际商业机器公司
申请日： 2007-06-07 - 公布日： 2009-06-10 - 主分类号： H01L21/00 文献下载
摘要：本发明的实施例提供了一种用于改善快速热退火均匀性的伪形状的可变重叠的方法、结构、服务等。一种在快速热退火工艺过程中跨晶片的有限区域提供均匀温度的方法包括：通过测量该有限区域的第一部分中的第一结构的密度，确定(400)该第一部分中的第一反射率。接着，该方法通过测量该有限区域的第二部分中的第二结构的密度，确定(410)该第二部分中的第二反射率。具体地，该第一结构包括扩散填充形状(105)和多晶硅导体填充形状(115)(非有源伪结构)；并且该第二结构包括有源电路结构。
用于改善快速退火均匀形状可变重叠

1
2
3
4
下一页»
尾页
共 54 条