“B·达米拉诺”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]由GaN/InGaN基底制造松弛外延InGaN层的方法、基底和发光二极管-CN202210639176.6在审
发明人：阿梅莉·迪赛涅;B·达米拉诺;卡罗尔·佩内尔;S·韦齐恩 -专利权人：原子能和替代能源委员会;国家科学研究中心
申请日： 2022-06-07 - 公布日： 2022-12-23 - 主分类号： H01L33/00 文献下载
摘要：一种用于由GaN/InGaN基底制造松弛外延InGaN层的方法，该方法包括以下步骤：a)提供第一叠层(10)，第一叠层包括待多孔化的GaN或InGaN层(13)和阻挡层(14)，b)将待多孔化的GaN或InGaN层(13)和阻挡层(14)转移到多孔化支撑件(21)，以形成第二叠层(20)，c)在待多孔化的GaN或InGaN层(13)上形成掩模(50)，d)通过掩模(50)使GaN或InGaN层(13)多孔化，e)将GaN或InGaN多孔化层(13)和阻挡层(14)转移到感兴趣支撑件(31)，f)通过外延在阻挡层(14)上形成InGaN层(41)，由此获得松弛外延InGaN层。
gan ingan 基底制造松弛外延方法发光二极管

[发明专利]包括基于InGaN的P型注入层的光电半导体结构-CN202080008522.X在审
发明人： D·索塔;M·罗扎夫斯卡亚;B·达米拉诺 -专利权人：索泰克公司
申请日： 2020-02-25 - 公布日： 2021-08-17 - 主分类号： H01L33/02 文献下载
摘要：本发明涉及一种光电子半导体结构(SC)，其包括设置在n型注入层(6)和p型注入层(7)之间的基于InGaN的有源层(5)，所述p型注入层(7)包括厚度为50nm至350nm的第一InGaN层(7a)和设置在第一层(7a)上的具有GaN表面部分的第二层(7b)。
包括基于 ingan 注入光电半导体结构

[发明专利]制造设置有共面发光二极管的光电结构的方法-CN201911323445.2在审
发明人：居伊·弗耶;B·达米拉诺;让-伊韦·杜波兹;C·拉格龙 -专利权人：原子能和替代能源委员会;国家科学研究中心
申请日： 2019-12-20 - 公布日： 2020-06-30 - 主分类号： H01L27/15 文献下载
摘要：本发明涉及一种在支撑衬底(100)上制造至少一个光电结构的方法。特别地，本发明涉及具有多个共面发光二极管并由一组发光堆叠(210，220，230)形成的光电结构(10)的制造。因此，本发明使用底部具有阶差轮廓的凹腔，使得一组发光堆叠的形成在该组发光堆叠的暴露面上再现凹腔底部的阶差轮廓。相对于由与最深的台阶竖直对齐的暴露表面部分所限定的参考水平，进行使一组发光堆叠平整的步骤，进而使得可以显现一组共面发光二极管。
制造设置有共面发光二极管光电结构方法

[发明专利]用于制造纳米结构的方法-CN201680043103.3在审
发明人： S·韦齐恩;B·达米拉诺;J·布罗 -专利权人：国立科学研究中心
申请日： 2016-06-03 - 公布日： 2018-03-27 - 主分类号： C30B29/40 文献下载
摘要：本发明涉及用于制造至少一种类型的纳米结构(30、35、37)的方法，其包括以下步骤用不连续掩模(4)部分地覆盖单晶一层或多层结构(3)的表面，形成具有至少一个亚微米侧向尺寸并且由具有高于所述一层或多层结构的蒸发温度的蒸发温度的材料制成的离散小岛；和在真空下将所述一层或多层结构加热至高于所述一层或多层结构的所述蒸发温度但低于所述掩模的蒸发温度的所谓的蚀刻温度，以使得所述一层或多层结构在被所述掩模覆盖的区域之外蒸发。本发明还涉及可通过此类方法制造的结构。
用于制造纳米结构方法

[发明专利]单片发光器件-CN201480022075.8有效
发明人： B·达米拉诺;H·金-肖沃;E·弗雷西内;J·布罗;P·德米里;S·舍诺;J·马西斯 -专利权人：国家科学研究中心
申请日： 2014-03-12 - 公布日： 2018-03-02 - 主分类号： H01L33/08 文献下载
摘要：发光器件，其包括III族氮化物元件的单片排布体，所述排布体至少包括一个量子阱或量子点的平面的第一堆叠体(2)，其能够通过电注入而在至少一个第一波长上发射光子；量子阱或量子点的平面的第二堆叠体(4)，其能够通过由所述第一堆叠体发射的所述光子的光激发而在至少一个第二波长上发射光子；区域3，其将所述两个堆叠体分隔；第一电极(8)和第二电极(9)，其设置为允许电流穿过所述堆叠体；所述第二堆叠体(4)是n型掺杂的，所述分隔区域(3)包括沟道结(3B)和p++型掺杂区域(3A)，所述沟道结具有设置在与所述第二堆叠体(4)相同的侧的n++型掺杂区域，所述p++型掺杂区域(3A)设置在相对侧，所述第一堆叠体(2)设置在所述分隔区域(3)与至少一个n型掺杂层(51)之间。用于制造这样的器件的工艺。
单片发光器件