“A·A·埃尔谢尔比尼”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果39个，建议您升级VIP下载更多相关专利

[发明专利]超导量子位器件封装-CN201680091151.X有效
发明人： J·M·罗伯茨;A·A·埃尔谢尔比尼;S·利夫;J·M·斯旺;R·考迪罗;Z·R·约斯科维茨;N·K·托马斯;R·皮拉里塞泰;H·C·乔治;J·S·克拉克 -专利权人：英特尔公司
申请日： 2016-12-27 - 公布日： 2023-09-08 - 主分类号： G06N10/40 文献下载
摘要：本文公开的一种超导量子位器件封装包括具有第一面和相对的第二面的管芯，以及具有第一面和相对的第二面的封装衬底。管芯包括量子器件，所述量子器件包括：在管芯的第一面上的多个超导量子位和多个谐振器，以及耦合在管芯的第一面处的导电触点与多个超导量子位中的相关联的超导量子位或多个谐振器中的相关联的谐振器之间的多个导电通路。封装衬底的第二面还包括导电触点。器件封装还包括设置在管芯的第一面与封装衬底的第二面之间的第一级互连，其将管芯的第一面处的导电触点与封装衬底的第二面处的相关联的导电触点耦合。
超导量子器件封装

[发明专利]用于具有堆叠芯片封装架构的动态电压和频率缩放的传送的电源电压-CN202211730682.2在审
发明人： G·S·帕斯达斯特;P·王;A·A·埃尔谢尔比尼 -专利权人：英特尔公司
申请日： 2022-12-30 - 公布日： 2023-08-01 - 主分类号： H01L25/065 文献下载
摘要：本文公开了用于具有堆叠芯片封装架构的动态电压和频率缩放的传送的电源电压。本公开的实施例提供了一种微电子组件，其包括：位于第一层中的第一集成电路(IC)管芯；位于与第一层不共面的第二层中的内插器，第一层通过在相邻的互连之间具有小于10微米的间距的互连耦合到第二层；以及位于耦合第一IC管芯和第二IC管芯的内插器中的第一导电通路和第二导电通路。第一IC管芯被配置为以第一电源电压通过第一导电通路向第二IC管芯进行发送，第二IC管芯被配置为在第一管芯以第一电源电压进行发送的同时，以第二电源电压通过第二导电通路向第一IC管芯进行发送，并且第一电源电压与第二电源电压不同。
用于具有堆叠芯片封装架构动态电压频率缩放传送电源

[发明专利]具有直接接合的微电子组件中的屏蔽结构-CN202180077797.3在审
发明人： A·A·埃尔谢尔比尼;G·S·帕斯达斯特;K·俊;钱治国;J·M·斯旺;A·阿列克索夫;S·M·利夫;M·E·卡比尔;F·艾德;K·P·奥布莱恩;H·W·田 -专利权人：英特尔公司
申请日： 2021-09-24 - 公布日： 2023-07-18 - 主分类号： H01L23/00 文献下载
摘要：本文公开了微电子组件以及相关的设备和方法。在一些实施例中，微电子组件可以包括第一微电子部件，具有第一表面和相反的第二表面，所述第一微电子部件包括在第二表面处的第一直接接合区域，所述第一直接接合区域具有第一金属触点和在第一金属触点中的相邻第一金属触点之间的第一电介质材料；第二微电子部件，具有第一表面和相反的第二表面，所述第二微电子部件包括在第一表面处的第二直接接合区域，所述第二直接接合区域具有第二金属触点和在所述第二金属触点中的相邻第二金属触点之间的第二电介质材料，其中，所述第二微电子部件通过所述第一直接接合区域和所述第二直接接合区域耦接到所述第一微电子部件；以及在第一直接接合电介质材料中的屏蔽结构，至少部分地围绕所述第一金属触点中的一个或多个第一金属触点。
具有直接接合微电子组件中的屏蔽结构

[发明专利]具有直接接合的微电子组件中的气密密封结构-CN202180076177.8在审
发明人： M·E·卡比尔;A·A·埃尔谢尔比尼;M·昌德霍克 -专利权人：英特尔公司
申请日： 2021-09-24 - 公布日： 2023-07-14 - 主分类号： H01L23/538 文献下载
摘要：本文中公开的是包括通过直接接合耦合的微电子部件的微电子组件以及相关结构和技术。在一些实施例中，微电子组件可以包括：第一微电子部件，其包括延伸穿过其厚度的至少一部分并且沿周界延伸的第一保护环；第二微电子部件，其包括延伸穿过其厚度的至少一部分并且沿周界延伸的第二保护环，其中第一和第二微电子部件通过直接接合耦合；以及密封环，其通过将第一保护环耦合到第二保护环而形成。在一些实施例中，微电子组件可以包括微电子部件，微电子部件耦合到内插器，该内插器包括：位于第一表面处的第一衬层材料；位于相对的第二表面处的第二衬层材料；以及穿过内插器并且连接到第一和第二衬层材料的周界壁。
具有直接接合微电子组件中的气密密封结构

[发明专利]具有用于容纳管芯的玻璃内盲腔和穿通腔的封装架构-CN202211480442.1在审
发明人： A·A·埃尔谢尔比尼;T·卡姆嘎因 -专利权人：英特尔公司
申请日： 2022-11-23 - 公布日： 2023-07-04 - 主分类号： H01L23/498 文献下载
摘要：本文公开的实施例包括管芯模块、电子封装和电子系统。在实施例中，管芯模块包括衬底，其中，衬底包括玻璃。在实施例中，盲腔形成到衬底中。在实施例中，第一管芯在盲腔中，第二管芯在衬底上方，并且第三管芯在衬底上方并且与第二管芯相邻。
具有用于容纳管芯玻璃内盲腔穿通腔封装架构

[发明专利]具有图案化的贯穿电介质过孔和再分布层的封装架构-CN202211389795.0在审
发明人： A·A·埃尔谢尔比尼;C·M·佩尔托;K·俊;B·M·罗林斯;S·M·利夫;B·A·杰克逊;R·J·穆诺茨;J·M·斯旺 -专利权人：英特尔公司
申请日： 2022-11-08 - 公布日： 2023-06-27 - 主分类号： H01L23/538 文献下载
摘要：本文提供了一种具有图案化的贯穿电介质过孔和再分布层的封装架构。提供了一种微电子组件，该微电子组件包括：位于第一层中的第一多个集成电路(IC)管芯；位于第二层中的第二多个IC管芯；以及位于第三层中的第三多个IC管芯，其中：第二层位于第一层和第三层之间，位于两个相邻层之间的界面包括在互连中的相邻互连之间具有小于10微米的间距的互连，并且第一层、第二层和第三层中的每个包括电介质材料，并且还包括在电介质材料中的导电迹线。
具有图案贯穿电介质再分封装架构

[发明专利]具有管芯中串行器/解串器的准单片式集成封装架构-CN202211473259.9在审
发明人： G·S·帕斯达斯特;A·A·埃尔谢尔比尼;N·纳西夫;C·L·莫尔纳;V·K·拉詹;P·王;S·M·利夫;T·辛格;J·M·斯旺 -专利权人：英特尔公司
申请日： 2022-11-21 - 公布日： 2023-06-23 - 主分类号： H01L23/48 文献下载
摘要：公开了具有管芯中串行器/解串器的准单片式集成封装架构。提供了一种微电子组件，包括：具有通往第一串行器/解串器(SERDES)电路的第一连接件和通往第二SERDES电路的第二连接件的第一集成电路(IC)管芯；具有该第一SERDES电路的第二IC管芯；以及具有该第二SERDES电路的第三IC管芯，其中，第一IC管芯位于第一层中，第二IC管芯和第三IC管芯位于不与第一层共平面的第二层中，第一层和第二层通过互连耦合，所述互连在所述互连中的相邻互连之间具有小于10微米的间距，并且第一SERDES电路和第二SERDES电路通过导电通路耦合。
具有管芯串行解串器单片集成封装架构

[发明专利]用于模块化管芯互操作性的封装架构-CN202211462308.9在审
发明人： A·A·埃尔谢尔比尼;S·R·范多伦;R·古普塔;G·S·帕斯达斯特;R·J·穆诺斯;S·M·利夫 -专利权人：英特尔公司
申请日： 2022-11-21 - 公布日： 2023-06-23 - 主分类号： H01L25/065 文献下载
摘要：本申请涉及用于模块化管芯互操作性的封装架构。根据本申请的一方面，提供了一种微电子组件，包括：在第一层中以行和列的阵列布置的第一多个集成电路(IC)管芯；以及在与第一层不共面的第二层中的第二多个IC管芯。第一多个IC管芯中的第一IC管芯的尺寸与第一多个IC管芯中的周围的IC管芯的尺寸不同，并且第二多个IC管芯中的耦合到第一IC管芯的第二IC管芯包括以下中的至少一个：在将第一IC管芯与第一多个IC管芯中的相邻IC管芯耦合的电路径中的中继器电路系统和扇出结构。
用于模块化管芯操作性封装架构

[发明专利]在输入/输出接口上方具有集成电路管芯的封装架构-CN202211436585.2在审
发明人： G·S·帕斯达斯特;Y·梅孔内恩;A·A·埃尔谢尔比尼;P·王;V·K·拉詹;G·多吉阿米斯 -专利权人：英特尔公司
申请日： 2022-11-16 - 公布日： 2023-06-20 - 主分类号： H01L25/16 文献下载
摘要：本公开内容的实施例提供了一种微电子组件，包括：第一集成电路(IC)管芯，第一IC管芯包括输入/输出(IO)电路；以及多个IC管芯，多个IC管芯包括第二IC管芯，第二IC管芯包括用于控制IO电路的微控制器电路，其中，第一IC管芯和多个IC管芯通过互连耦合，互连在互连中的相邻互连之间具有小于10微米的间距。
输入输出接口上方具有集成电路管芯封装架构

[发明专利]用于有机封装衬底缩放的光刻限定的过孔-CN201580082574.0有效
发明人： A·A·埃尔谢尔比尼;H·布劳尼施;B·M·罗林斯;A·阿列克索夫;F·艾德;J·索托 -专利权人：英特尔公司
申请日： 2015-09-25 - 公布日： 2023-06-20 - 主分类号： H01L23/48 文献下载
摘要：本发明的实施例包括导电过孔和用于形成导电过孔的方法。在一个实施例中，在第一电介质层之上形成过孔焊盘，并且在第一电介质层和过孔焊盘之上形成光致抗蚀剂层。然后，实施例可以包括图案化光致抗蚀剂层以在过孔焊盘之上形成过孔开口并且将导电材料沉积到过孔开口中以在过孔焊盘之上形成过孔。然后，实施例可以包括去除光致抗蚀剂层并且在第一电介质层、过孔焊盘和过孔之上形成第二电介质层。例如，在一些实施例中，第二电介质层的顶表面形成在过孔的顶表面上方。然后，实施例可以包括使第二电介质层凹进以暴露过孔的顶部部分。
用于有机封装衬底缩放光刻限定

[发明专利]用于亚太赫兹射频装置的封装架构-CN202211223033.3在审
发明人： G·多吉阿米斯;A·A·埃尔谢尔比尼 -专利权人：英特尔公司
申请日： 2022-10-08 - 公布日： 2023-05-12 - 主分类号： H01L23/538 文献下载
摘要：本文公开了一种用于亚太赫兹射频装置的封装架构。本文提供了一种微电子组件，该微电子组件包括：在第一层中的第一IC管芯，第一层包括在与第二层相对的一侧上的射频(RF)贴片天线的阵列；在位于第一层和第三层之间的第二层中的第二IC管芯；以及在第三层中的第三IC管芯。第一IC管芯包括RF和模拟电路系统，第一IC管芯是具有与第一IC管芯相似的尺寸和电路系统的IC管芯的阵列的部分，第二层和第三层包括在其中具有分别包围第二IC管芯和第三IC管芯的贯穿电介质过孔(TDV)的电介质，并且在相邻层之间的界面包括互连，该互连在相邻的互连之间具有10微米的间距。
用于亚太赫兹射频装置封装架构

[发明专利]微电子组件-CN202211736597.7在审
发明人： A·A·埃尔谢尔比尼;F·艾德;J·M·斯旺;S·利夫 -专利权人：英特尔公司
申请日： 2019-05-14 - 公布日： 2023-04-11 - 主分类号： H01L25/18 文献下载
摘要：本文公开了微电子组件、相关的设备和方法。在一些实施例中，微电子组件可以包括：具有第一表面和相对的第二表面的封装衬底；嵌入在第一电介质层中的第一管芯，第一管芯具有第一表面和相对的第二表面，其中，第一管芯的第一表面通过第一互连耦合到封装衬底的第二表面；嵌入在第二电介质层中的第二管芯，第二管芯具有第一表面和相对的第二表面，其中，第二管芯的第一表面通过第二互连耦合到第一管芯的第二表面；以及嵌入在第三电介质层中的第三管芯，第三管芯具有第一表面和相对的第二表面，其中，第三管芯的第一表面通过第三互连耦合到第二管芯的第二表面。
微电子组件

[发明专利]修复小芯片和性能小芯片-CN202211017884.2在审
发明人： G·帕斯达斯特;S·N·蒂亚戈劳伊;A·A·埃尔谢尔比尼 -专利权人：英特尔公司
申请日： 2022-08-24 - 公布日： 2023-03-28 - 主分类号： H01L25/18 文献下载
摘要：本文公开的实施例包括管芯模块和电子封装。在实施例中，一种管芯模块包括基础管芯，其中，基础管芯包括功能块。在实施例中，管芯模块进一步包括在靠近功能块处耦合至基础管芯的小芯片。在实施例中，小芯片包括与功能块类似的功能。
修复芯片性能

[发明专利]具有HBI小芯片架构的测试和调试支持-CN202211023818.6在审
发明人： G·帕斯达斯特;S·N·蒂亚戈劳伊;A·A·埃尔谢尔比尼;T·卡尔尼克;R·穆诺茨;K·斯塔福德 -专利权人：英特尔公司
申请日： 2022-08-24 - 公布日： 2023-03-28 - 主分类号： H01L25/18 文献下载
摘要：本文公开的实施例包括电子封装。在实施例中，电子封装包括封装衬底和耦合到封装衬底的管芯模块。在实施例中，管芯模块包括管芯和耦合到管芯的小芯片。在实施例中，小芯片通过混合接合互连架构耦合到管芯。本公开涉及具有HBI小芯片架构的测试和调试支持。
具有 hbi 芯片架构测试调试支持

[发明专利]非集计网格和L4高速缓存-CN202210966781.4在审
发明人： T·卡尔尼克;D·库里安;B·杰克逊;S·兰加查尔斯里尼瓦萨;J·孙达拉姆普利亚;A·A·埃尔谢尔比尼 -专利权人：英特尔公司
申请日： 2022-08-12 - 公布日： 2023-03-17 - 主分类号： H01L25/18 文献下载
摘要：本文公开的实施例包括管芯模块。在实施例中，管芯模块包括多个第一管芯以及位于所述多个第一管芯之下的第二管芯。在实施例中，第二管芯耦合至所述多个第一管芯中的各个第一管芯。在实施例中，第二管芯包括多个网格停止部以及将所述网格停止部电耦合到一起的导电布线。
非集计网格 l4 高速缓存

1
2
3
下一页»
尾页
共 39 条