“管佳宁”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]阀芯变形量的测试装置及方法-CN202111186838.0有效
发明人：王立君;黄爱清;谢之勇;陈庆功;唐妹芳;徐幼隆;管佳宁 -专利权人：上海空间推进研究所
申请日： 2021-10-12 - 公布日： 2023-06-30 - 主分类号： G01B5/30 文献下载
摘要：本发明提供了一种阀芯变形量的测试装置及方法，所述一种阀芯变形量的测试装置，包括高低温箱、测量组件、配重组件以及模拟组件；所述模拟组件用于给待测阀芯提供受力环境，所述模拟组件包括阀座、套环以及壳体；所述壳体设置有容纳空间，所述阀座、套环以及待测阀芯均可拆卸的设置在所述容纳空间内，所述待测阀芯可拆卸的安装在所述套环顶部，所述阀座可拆卸的安装在所述待测阀芯上；所述配重组件可拆卸安装在所述阀座顶端。所述测量组件为百分表，所述配重组件为配重砝码。本发明操作简单，且可直接测得高温下阀芯在特定约束下局部变形量，通过测试的数据便可推算出阀门在高温下开度及工作性能。
变形测试装置方法

[发明专利]沟槽栅IGBT器件及其制造方法、电子设备-CN202211688584.7在审
发明人：刘葳;姚尧;梁利晓;管佳宁;覃荣震;肖强;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2022-12-27 - 公布日： 2023-05-02 - 主分类号： H01L29/423 文献下载
摘要：本发明提供一种沟槽栅IGBT器件及其制造方法、电子设备，该沟槽栅IGBT器件包括：N阱、P阱、多晶硅栅极层和深能级施主掺杂层；P阱设置于N阱上，P阱和N阱开设有若干沟槽，多晶硅栅极层设置于各沟槽内；深能级施主掺杂层设置于各沟槽的底部，且深能级施主掺杂层与各沟槽的底部连接。在部分高结温极限工况下，特定掺杂浓度的深能级施主掺杂层的杂质可以起到复合中心的作用，释放电子与空穴复合，降低沟槽底部附近空穴浓度。在高结温时，深能级施主掺杂层费米能级下降到杂质能级以下，杂质自动电离产生大量电子，与空穴复合，降低空穴浓度，抑制电场峰形成，避免电场、结温正循环造成器件失效。
沟槽 igbt 器件及其制造方法电子设备

[发明专利]一种IGBT芯片-CN202211688961.7在审
发明人：梁利晓;姚尧;刘葳;管佳宁;覃荣震 -专利权人：株洲中车时代半导体有限公司
申请日： 2022-12-27 - 公布日： 2023-05-02 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种IGBT芯片，解决了当电流大时，芯片上每个键合点分担的电流增大，导致键合点附近在开关过程中有很高的能量积累，引起局部温升增加，从而引发闩锁失效的问题。本发明一实施例提供的一种IGBT芯片，包括：键合点，位于所述IGBT芯片的一侧表面；所述IGBT芯片包括第一元胞结构和第二元胞结构；所述第二元胞结构的位置与所述键合点的位置相对应；所述第二元胞结构呈条形分布于所述键合点的一侧；所述第一元胞结构和所述第二元胞结构的结构不同。
一种 igbt 芯片

[发明专利]半导体器件及其制备方法、电力变换装置-CN202211689631.X在审
发明人：姚尧;管佳宁;梁利晓;刘葳;覃荣震;肖强;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2022-12-27 - 公布日： 2023-04-18 - 主分类号： H01L29/423 文献下载
摘要：本公开提供一种半导体器件及其制备方法、电力变换装置。半导体器件包括：半导体层，具有彼此相对的第一侧表面和第二侧表面，在第一侧表面上沿第一方向交替设置第一沟槽第二沟槽组，第二沟槽组包括1个第二沟槽或者包括沿第一方向排列的多个第二沟槽，第一沟槽和第二沟槽均沿第二方向延伸，第一方向与第二方向平行于半导体层所处平面且彼此相交，与第一沟槽相邻的第二沟槽包括沿第二方向延伸的主体区域以及从主体区域朝向相邻第一沟槽方向凸出的枝节区域，主体区域同侧的枝节区域间隔设置，半导体层包括与第一沟槽相连的源区，源区位于第一沟槽与第二沟槽的枝节区域之间；栅极结构；假栅极结构；第一电极；层间介质层；第二电极。
半导体器件及其制备方法电力变换装置

[发明专利]一种半导体器件制备方法-CN202110418968.6有效
发明人：姚尧;罗海辉;何逸涛;罗湘;管佳宁;张鸿鑫;唐智慧;王梦洁 -专利权人：株洲中车时代半导体有限公司
申请日： 2021-04-19 - 公布日： 2022-06-21 - 主分类号： H01L21/331 文献下载
摘要：本发明公开了一种半导体器件制备方法，通过激光退火对衬底背面的第一导电类型掺杂层进行局部退火，利用激光退火后退火区域比未进行退火区域的抗刻蚀能力强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅刻蚀掉第一导电类型掺杂层中未进行退火的区域进行刻蚀以在该区域形成凹槽，最后通过在衬底的背面注入第二导电类型离子并进行激光退火，从而能在衬底背面形成凹凸结构的第一导电类型集电极层和第二导电类型集电极层。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。
一种半导体器件制备方法

[实用新型]一种用于背面曝光的静电载片-CN202122746352.X有效
发明人：丁杰;罗湘;姚尧;张鸿鑫;蔡海;管佳宁;唐智慧;冯宇;曾琪 -专利权人：株洲中车时代半导体有限公司
申请日： 2021-11-10 - 公布日： 2022-04-05 - 主分类号： G03F7/20 文献下载
摘要：本实用新型涉及一种用于背面曝光的静电载片，包括装载晶圆的载板，所述载板上设置有通孔，晶圆上设置有标记，所述通孔的位置和标记的位置相对应，所述通孔的中心位置和背面对准镜头中心位置的距离不大于背面对准镜头和载板中心位置距离的15％，所述通孔的内切圆的直径大于背面对准镜头直径，本实用新型可以实现带载片对产品晶圆进行背面曝光，不需要对晶圆进行二次键合，也不需要使用特殊的透明的载板，可以直接使用背面对准镜头对圆晶背面进行曝光，极大的节省了加工的时间和费用成本。
一种用于背面曝光静电

[发明专利]一种栅极总线结构及沟槽栅芯片-CN202111536522.X在审
发明人：姚尧;罗海辉;肖强;梁利晓;刘葳;管佳宁;覃荣震;何逸涛 -专利权人：株洲中车时代半导体有限公司
申请日： 2021-12-15 - 公布日： 2022-03-22 - 主分类号： H01L29/423 文献下载
摘要：本发明提供的栅极总线结构及沟槽栅芯片，所述栅极总线结构包括：形成于第一导电类型的漂移区上方的具有第二导电类型的阱区，阱区与元胞区延伸出的元胞区沟槽相交，且阱区内形成有多条与元胞区沟槽方向成设定角度的栅极总线沟槽，以缓解沟槽栅芯片的翘曲；形成于阱区上方的绝缘层；以及形成于绝缘层上方的栅极信号传导层。通过在阱区内引入了与元胞区沟槽成一定角度的多条栅极总线沟槽，可以有效缓解沟槽栅芯片在加工过程中带来的翘曲，且制备流程与原流程完全兼容，对原有工艺无影响，容易实现。
一种栅极总线结构沟槽芯片

[发明专利]功率芯片-CN202111539430.7在审
发明人：姚尧;罗海辉;肖强;梁利晓;刘葳;管佳宁;覃荣震 -专利权人：株洲中车时代半导体有限公司
申请日： 2021-12-15 - 公布日： 2022-03-22 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种功率芯片，包括芯片本体，包括由多个元胞组成的至少一个有源区；与所述有源区对应设置的发射极焊盘；栅极焊盘，设置在所述芯片本体上，且与所述发射极焊盘位于同侧；环形的栅极总线，设置在所述有源区周围，且与所述发射极焊盘位于同侧；片上栅极电阻，分别与所述环形的栅极总线以及所述栅极焊盘连接；其中，所述环形的栅极总线的宽度与距离所述栅极焊盘的距离成反比。即：栅极总线离栅极焊盘越远，栅极总线的宽度越小。这样，改善了栅极信号在栅极总线上传输的一致性，从而提高了距离栅极焊盘远、近不同的元胞之间的开关一致性，进而改善了元胞均流，提高了功率芯片工作的鲁棒性与可靠性。
功率芯片

[发明专利]一种CMOS集成源的太赫兹超外差正交探测阵列-CN201610897860.9有效
发明人：徐雷钧;管佳宁;白雪;仝福成 -专利权人：江苏大学
申请日： 2016-10-14 - 公布日： 2019-08-02 - 主分类号： H01Q23/00 文献下载
摘要：本发明公开了一种CMOS集成源的太赫兹超外差正交探测阵列。该阵列基于CMOS固态电路超外差探测太赫兹波原理，建立全相位、全集成、高灵敏度的IQ混频全相位探测机制和方法。探索有源分布式多相正交耦合变压器理论及设计方法，构建高灵敏度单片集成探测系统，并围绕辐射环、正交耦合变压器、混频器、振荡器等关键电路模块在CMOS芯片中实现。探测器实现了片上集成源的2×2探测器阵列架构，控制源从芯片背面辐射，探测器在芯片的正面接收信号，有效提高了源与探测器的隔离，解决了源与探测器之间的相互影响问题，并且该装置能够实现0～360°全相位信息的获取，实现被测物体的内部构造3D成像。
一种 cmos 集成赫兹外差正交探测阵列

[发明专利]一种太赫兹片上嵌入多路耦合器的功率合成天线-CN201610898872.3有效
发明人：徐雷钧;仝福成;白雪;管佳宁 -专利权人：江苏大学
申请日： 2016-10-14 - 公布日： 2019-05-31 - 主分类号： H01Q1/38 文献下载
摘要：本发明公开一种太赫兹片上嵌入多路耦合器的功率合成天线，其特征在于，自底向上依次包括地平面、耦合线圈、等长交叉双环天线；该功率合成天线使用标准CMOS工艺，所述地平面上开有环形的地平面开槽，地平面开槽将地平面分割成地平面A和圆形的地平面B，圆形的地平面B位于环形的地平面开槽的中心；所述耦合线圈为带有缺口的环形线圈，缺口处引出两条线接外部工作电路，用于四路差分信号输出；所述耦合线圈包括耦合线圈A、耦合线圈B、耦合线圈C和耦合线圈D；所述等长交叉双环天线包括相互交叉的环A和环B；该太赫兹片上嵌入变压器的功率合成天线，可以作为太赫兹源使用，有利于缩小太赫兹设备的尺寸，降低制作成本。
一种赫兹嵌入耦合器功率合成天线

1
共 10 条