专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果80个,建议您升级VIP下载更多相关专利
  • [发明专利]一种基于分层滑模的欠驱动绳系组合体消旋控制方法-CN202310208114.4在审
  • 单明贺;程亚杰;史玲玲;田强;闫鑫乐 - 北京理工大学
  • 2023-03-06 - 2023-09-22 - B64G4/00
  • 本发明公开了一种基于分层滑模的欠驱动绳系组合体消旋控制方法,适用于柔性绳网捕获空间碎片后形成的组合体系统的位姿控制。考虑空间碎片的动力学参数不确定、目标初始姿态的测量存在误差以及外界干扰力的存在,本发明补充完善了组合体的动力学模型,提出了一种基于分层滑模的组合体姿态控制方法。该方法通过施加在主动控制的服务卫星上的扭矩来稳定整个欠驱动绳系组合体系统,同时为了加快系统的稳定效率,施加径向推进力抑制服务卫星径向方向的摆动。本发明提出的控制方法简化了控制输入参数,仅通过服务卫星的姿态调整便可通过系绳对空间碎片进行消旋。与传统的比例微分控制器相比,本发明中控制方法的控制性能和鲁棒性更优。
  • 一种基于分层驱动组合体消旋控制方法
  • [发明专利]一种半导体器件的制造方法以及半导体器件-CN202310325135.4在审
  • 程亚杰 - 武汉新芯集成电路制造有限公司
  • 2023-03-29 - 2023-07-07 - H01L21/28
  • 本申请提供一种半导体器件的制造方法以及半导体器件,该方法包括:提供半导体衬底,其中,半导体衬底包括有源器件区域和隔离有源器件区域的隔离结构,有源器件区域包括第一类型掺杂区;在半导体衬底暴露出第一类型掺杂区的第一表面形成氧化层;对氧化层进行图案化处理以形成图案化氧化层,其中,图案化氧化层包括具有多阶台阶的阶梯状结构,图案化处理包括一次光罩制程;在第一类型掺杂区中形成第二类型掺杂区,并在图案化氧化层上形成栅极。具体的,本申请提供的制造方法,制备多阶台阶状的图案化氧化层通过一次光罩制程形成,减少了工艺成本。
  • 一种半导体器件制造方法以及
  • [发明专利]半导体器件及其制作方法-CN202111445833.5在审
  • 程亚杰 - 武汉新芯集成电路制造有限公司
  • 2021-11-30 - 2023-06-02 - H01L29/78
  • 本申请提供一种半导体器件及其制作方法,该半导体器件包括:衬底,该衬底包括主体区和漂移区,该漂移区中形成有浅槽隔离结构,该浅槽隔离结构内形成有凹槽;位于该衬底上的栅极结构,该栅极结构包括位于该主体区和漂移区上的主体栅极、以及自该主体栅极一侧朝该漂移区的方向延伸的第一延伸部和第二延伸部,该第一延伸部延伸至该凹槽内,该第二延伸部延伸至该浅槽隔离结构上,从而能有效避免浅槽隔离结构边缘附近的耗尽电场发生电场局部集中,导致局部电压过大的问题,有利于提高击穿电压。
  • 半导体器件及其制作方法
  • [发明专利]半导体器件及其制作方法-CN202111444094.8在审
  • 程亚杰;方慧风;施森华;徐静静 - 武汉新芯集成电路制造有限公司
  • 2021-11-30 - 2023-06-02 - H01L29/78
  • 本申请提供一种半导体器件及其制作方法,该半导体器件包括:衬底,该衬底包括主体区和漂移区,该漂移区包括间隔区;位于该衬底上的栅介质层,该栅介质层从该主体区延伸至该漂移区,且与该间隔区边缘邻接;位于该栅介质层上且延伸至该间隔区上方的栅极结构,该栅极结构中形成有至少一个开口,该开口的位置与该间隔区的邻接边缘对应,且沿该栅极结构的厚度方向贯穿该栅极结构,从而能较好地缓解漂移区内邻接边缘处耗尽电场的负电荷集中现象,有效解决了耗尽电场中局部电压过大的问题,有利于提高击穿电压。
  • 半导体器件及其制作方法
  • [发明专利]半导体器件及其制造方法-CN202211393726.7在审
  • 程亚杰 - 武汉新芯集成电路制造有限公司
  • 2022-11-08 - 2023-05-16 - H01L21/336
  • 本发明提供了一种半导体器件及其制造方法,所述半导体器件的制造方法包括:提供一衬底;形成图案化的掩膜层于所述衬底上;以图案化的掩膜层为掩膜,执行离子注入工艺,以在衬底中形成漂移区,图案化的掩膜层具有宽度沿着源极区向漏极区方向增大的开口,使得漂移区的离子掺杂浓度沿着源极区向漏极区方向逐渐增大。本发明的技术方案在实现半导体器件具有小的导通电阻且将击穿电压提高的同时,还简化了工艺且降低了成本。
  • 半导体器件及其制造方法
  • [发明专利]一种基于多方式出行数据的公交线网优化方法-CN202211698222.6在审
  • 冯川;陈欢;金雷;程亚杰;陈晓晴 - 广州交信投科技股份有限公司
  • 2022-12-28 - 2023-04-14 - G06Q10/047
  • 本发明公开了一种基于多方式出行数据的公交线网优化方法,包括步骤S1:收集多方式交通数据信息;步骤S2:提取交通数据信息中的单次出行起点位置、出行终点位置、出行起止时间信息;步骤S3:网格化城市空间,将城市空间按照统一规则划分为多个区域;步骤S4:将提取好的交通数据信息映射到划分好的城市空间网格中,并对数据进行需求归类;步骤S5:根据需求归类结果确定公交线优化方案,并按照方案执行优化。利用的城市交通信息化基础,将公交、出租、网约车、私家车、共享单车等多种交通方式的客流纳入客流需求范畴,识别出有效的潜在公交客流需求,在这个基础上以多目标需求开展线网优化决策,提供了一种更加精准的优化方法。
  • 一种基于多方出行数据公交优化方法
  • [发明专利]半导体器件的制程方法及半导体器件-CN202211527649.X在审
  • 程亚杰 - 武汉新芯集成电路制造有限公司
  • 2022-11-30 - 2023-03-28 - H01L21/74
  • 本申请提供一种半导体器件的制程方法及半导体器件。该半导体器件的制程方法包括:提供半导体基材,其中,半导体基材包括半导体衬底;在半导体衬底内形成掺杂埋层;在掺杂埋层的界面上进行第一次外延生长以形成第一外延层;对掺杂埋层在半导体衬底和第一外延层进行氧化扩散;以及在半导体衬底上进行第二次外延生长以形成第二外延层;其中,第二外延层的沉积厚度相等。该制程方法通过两次外延生长,提前在掺杂埋层的界面上形成第一外延层,并通过第二次外延生长在半导体衬底上形成沉积厚度相等的第二外延层,从而精确地控制第二外延层的形貌,保证了第二外延层的均匀性,避免形成台阶,有效解决了因台阶高度影响后续工艺中曝光工艺窗口的问题。
  • 半导体器件方法
  • [发明专利]半导体器件及其制造方法-CN202011479016.7有效
  • 程亚杰 - 武汉新芯集成电路制造有限公司
  • 2020-12-15 - 2023-03-24 - H01L29/78
  • 本发明提供了一种半导体器件及其制造方法,所述半导体器件包括:衬底,具有体区和漂移区,体区环绕形成于漂移区的外围;场氧层,形成于漂移区中,且场氧层在衬底中分隔出两个第一有源区和一第二有源区,第二有源区位于两个第一有源区之间;以及,环形栅极层,形成于衬底上且环绕第二有源区,所述环形栅极层跨接覆盖所述漂移区的一部分和所述体区的一部分。本发明的技术方案可以利用单一的工艺,透过光掩膜图案的改变,不增加额外的步骤,兼容性较高,使得能够在不增加体区到漏极区之间的距离的同时,还能提高击穿电压。
  • 半导体器件及其制造方法
  • [发明专利]半导体器件及其制造方法-CN202011445350.0有效
  • 程亚杰 - 武汉新芯集成电路制造有限公司
  • 2020-12-08 - 2022-10-11 - H01L29/78
  • 本发明提供了一种半导体器件及其制造方法,所述半导体器件包括:衬底,所述衬底中形成有沟槽填充结构围成的有源区;LOCOS和位于所述LOCOS一侧的至少一个沟槽,形成于所述有源区的衬底中,所述LOCOS的顶面高于所述衬底的顶面,所述沟槽的底壁高于所述沟槽填充结构的底面;栅介质层,形成于所述沟槽的内壁以及所述沟槽外围的衬底上;以及,栅极层,形成于所述栅介质层上以及靠近所述沟槽的部分所述LOCOS上。本发明的技术方案使得能够在不降低击穿电压的同时,还能使得导通电阻降低。
  • 半导体器件及其制造方法
  • [发明专利]半导体器件及其制造方法-CN202011443418.1有效
  • 程亚杰 - 武汉新芯集成电路制造有限公司
  • 2020-12-08 - 2022-09-30 - H01L29/78
  • 本发明提供了一种半导体器件及其制造方法,所述半导体器件包括:衬底,所述衬底中形成有沟槽填充结构围成的有源区;高温氧化层和位于所述高温氧化层一侧的至少一个沟槽,所述高温氧化层形成于所述有源区的衬底上,所述至少一个沟槽形成于所述有源区的衬底中,所述沟槽的底壁高于所述沟槽填充结构的底面;栅介质层,形成于所述沟槽的内壁以及所述沟槽外围的衬底上,所述沟槽外围的衬底上的所述栅介质层的厚度小于所述高温氧化层的厚度;以及,栅极层,形成于所述栅介质层上以及靠近所述沟槽的部分所述高温氧化层上。本发明的技术方案使得能够在不降低击穿电压的同时,还能使得导通电阻降低。
  • 半导体器件及其制造方法
  • [发明专利]半导体器件及其制造方法-CN202011445253.1有效
  • 程亚杰 - 武汉新芯集成电路制造有限公司
  • 2020-12-08 - 2022-09-30 - H01L29/78
  • 本发明提供了一种半导体器件及其制造方法,所述半导体器件包括:衬底,所述衬底中形成有第一沟槽填充结构围成的有源区;第二沟槽填充结构和位于所述第二沟槽填充结构一侧的至少一个第三沟槽,形成于所述有源区的衬底中,所述第三沟槽的底壁高于所述第一沟槽填充结构的底面;栅介质层,形成于所述第三沟槽的内壁以及所述第三沟槽外围的衬底上;以及,栅极层,形成于所述栅介质层上以及靠近所述第三沟槽的部分所述第二沟槽填充结构上。本发明的技术方案使得能够在不降低击穿电压的同时,还能使得导通电阻降低。
  • 半导体器件及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top