“瞬曜电子科技（上海）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]一种芯片验证全周期实时控制的方法及系统-CN202211032883.5在审
发明人：柳智方 -专利权人： 瞬曜电子科技（上海）有限公司
申请日： 2022-08-26 - 公布日： 2022-11-18 - 主分类号： G06F9/54 文献下载
摘要：本发明公开了一种芯片验证全周期实时控制的方法及系统，包括验证平台上的DUT进程和仿真验证软件进程，DUT进程中创建Master线程，仿真验证软件为Slave进程；DUT进程对验证指令按步骤分割，由Master线程将分割后的验证指令按顺序传送至Slave进程，仿真验证软件进程执行分割后的验证指令，同时保存验证状态和结果，由Slave进程将验证状态和结果回传至Master线程；DUT进程根据验证状态和结果的比对，决定仿真验证软件暂停、重做指令以及继续运行，实现在验证指令的任一步骤的介入。通过及时的介入、排错和除错，以及从中断处继续验证过程，可节省大量芯片验证时间，提高提高芯片验证效率。
一种芯片验证周期实时控制方法系统

[发明专利]一种SOC芯片仿真验证数据一致性的检测方法-CN202210569134.X在审
发明人：王程禹;李小明 -专利权人： 瞬曜电子科技（上海）有限公司
申请日： 2022-05-24 - 公布日： 2022-08-19 - 主分类号： G06F30/33 文献下载
摘要：本发明涉及一种SOC芯片仿真验证数据一致性的检测方法，包括以下步骤：建立一全局存储模块；在SOC芯片设计外挂的每一主设备/从设备发起数据传输时，获取传输的第一数据信息/第二数据信息并写入全局存储模块中；在每一从设备接收到数据时，获取接收的第三数据信息，根据第三数据信息的数据地址在全局存储模块中获取相应数据地址的第一数据信息并与第三数据信息进行对比，获取第一对比结果；在每一主设备接收到数据时，获取接收的第四数据信息，根据第四数据信息的数据地址在全局存储模块中获取相应数据地址的第二数据信息并与第四数据信息进行对比，获取第二对比结果；将第一对比结果和第二对比结果作为检测结果上传至错误日志文件。
一种 soc 芯片仿真验证数据一致性检测方法

[发明专利]多时钟域数字仿真电路的时钟生成方法、设备和存储介质-CN202210426982.5在审
发明人：王程禹 -专利权人： 瞬曜电子科技（上海）有限公司
申请日： 2022-04-22 - 公布日： 2022-08-05 - 主分类号： G06F1/12 文献下载
摘要：本发明涉及一种多时钟域数字仿真电路的时钟生成方法，包括以下步骤：读取并解析多时钟域数字仿真电路中时钟列表，获取各时钟的参数；创建基准时钟，所述基准时钟的频率高于或等于时钟列表中任一时钟的频率，以基准时钟的周期计算基准步长；初始化数字仿真电路的时间以及各时钟的状态；令各时钟按基准步长前进，前进过程中调整各时钟的边沿位置至与基准时钟的对应边沿位置对齐；按照当前时间以及调整后的各时钟的边沿位置更新各时钟的状态。本发明利用数字仿真的特性，使尽可能多的时钟边沿对齐，使其尽可能集中到同一时刻动作，提升CPU的使用率以及仿真速度。
多时数字仿真电路时钟生成方法设备存储介质

[发明专利]一种适于集成电路设计仿真和验证的加速方法和计算装置-CN202210570504.1在审
发明人：傅勇;张文亮 -专利权人： 瞬曜电子科技（上海）有限公司
申请日： 2022-05-24 - 公布日： 2022-07-29 - 主分类号： G06F30/331 文献下载
摘要：本发明提供一种适于集成电路设计仿真和验证的加速方法，通过对IC数字集成电路设计文件进行预编译，使得满足分割需要。调用第一编译器对设计文件进行分级处理和分割能够降低运算路径的层次和深度，通过第二编译器对运算任务进行继续编译，变为可执行的二进制程序，二进制程序以多线程或多进程的形式运行在运算服务器的各处理器中，同时数据和通信相关的指令在运算过程中执行，能够实现个运算任务之间的数据交互，实现运算任务的分解与最终整合。本发明的技术方案与现有的集成电路设计相比，结构上更加扁平，运算路径的层次和深度都有很大程度的减少。新的拓扑结构，更容易对多线程和多进程进行设计分割和编译，同时可以进一步提高运行速度。
一种适于集成电路设计仿真验证加速方法计算装置

[发明专利]一种基于协程的数字仿真验证方法、设备和存储介质-CN202210426385.2在审
发明人：王宏涛;李小明;李子扬 -专利权人： 瞬曜电子科技（上海）有限公司
申请日： 2022-04-22 - 公布日： 2022-07-05 - 主分类号： G06F30/33 文献下载
摘要：本发明涉及一种基于协程的数字仿真验证方法、设备和存介质，其中方法包括以下步骤：搭建仿真平台和验证平台，并建立仿真平台与验证平台间的数据通道；基于数字设计，确认相关联的仿真任务和验证任务；根据仿真任务在仿真平台中生成仿真协程，根据验证任务在验证平台中生成验证协程，并基于相关联的仿真任务和验证任务对仿真协程和验证协程进行关联；基于数字设计的推进程序，同步运行关联的仿真协程以及验证协程，通过仿真平台与验证平台间的数据通道进行仿真协程以及验证协程的数据传输，完成数字设计的仿真及验证；本发明通过协程实现数字设计的仿真平台和验证平台之间同步运行和切换，实现轻量化的数字设计的仿真和验证任务的同步。
一种基于数字仿真验证方法设备存储介质

[发明专利]一种用于集成电路模拟加速和仿真的验证方法及系统-CN202111101219.7在审
发明人：傅勇 -专利权人： 瞬曜电子科技（上海）有限公司
申请日： 2021-09-18 - 公布日： 2021-12-21 - 主分类号： G06F30/34 文献下载
摘要：本发明涉及一种用于集成电路模拟加速和仿真的验证方法及系统，其中方法包括以下步骤：接收原电路设计，为原电路设计中原始存储逻辑生成一对应的老值存储逻辑，对应的原始存储逻辑完成计算后，将计算值赋予对应的老值存储逻辑，并将原始存储逻辑的后一逻辑计算步骤中的原始存储逻辑替换为老值存储逻辑。通过以上替换逻辑的方法，遍历原电路设计，生成变换后的电路设计；将所述变换后的电路设计分割为多个运算任务，并将所述各运算任务分配至多个处理器中执行，且各所述处理器之间设置有用于进行数据交互的连接通道；其中，所述运算任务中包含所述变换后的电路设计中的一个或多个设计单元，各所述运算任务中的运算进行了负载平衡。
一种用于集成电路模拟加速仿真验证方法系统