专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果130个,建议您升级VIP下载更多相关专利
  • [发明专利]一种导通时间受控的降压变换器-CN201710599469.5有效
  • 甄少伟;周孙泽;杨明宇;曾鹏灏;陈佳伟;周万礼;罗萍;张波 - 电子科技大学
  • 2017-07-21 - 2019-03-29 - H02M3/158
  • 一种导通时间受控的降压变换器,涉及电子电路技术。本发明通过数模转换器产生基准电压并叠加采样的电感电流的电压信号得到斜坡信号VRAMP,与跨导放大器的输出电压VC比较后通过D触发器控制上下功率管的开启和关断,当斜坡信号VRAMP下降到由跨导放大器的输出电压VC所决定的谷值电流时,第一比较器Icomp输出逻辑电平信号通过D触发器使上功率管MT导通,下功率管MB关断,从而使电感电流增大,输出电压上升;其中,上功率管MT的导通时间由定时电容CTH和跨导放大器GM输出电压信号VC共同决定。本发明有更小的瞬态响应过冲和更快的瞬态响应速度,尤其适用于FPGA、CPU等对电源有较高瞬态要求的应用场合。
  • 一种时间受控降压变换器
  • [发明专利]一种二维DCT图像处理器-CN201610529240.X有效
  • 贺雅娟;马斌;邢彦;何进;甄少伟;罗萍;张波 - 电子科技大学
  • 2016-07-06 - 2018-11-13 - H04N19/625
  • 本发明属于集成电路技术领域,具体的说涉及一种二维DCT图像处理器。本发明的图像处理器包括数据选择模块,状态控制模块,一维DCT模块,和移位寄存器阵列;数据选择模块的数据输入端接移位寄存器阵列的输出端,控制信号输入端接状态控制模块的输出端,其输出端接一维DCT模块的数据输入端;状态控制模块的输出端接移位寄存器阵列的控制信号输入端和数据选择模块的控制信号输入端;一维DCT模块的数据输入端接数据选择模块的输出端,控制信号输入端接外部控制信号,其输出端接移位寄存器阵列的数据输入端,并且也是整个图像处理器的数据输出端。本发明的有益效果为,可以根据不同场合的精度需求调节二维DCT图像处理器的工作模式,使其有更低的能耗。
  • 一种二维dct图像处理器
  • [发明专利]基于零电压启动的DC-DC变换器自适应死区产生电路-CN201610679742.0有效
  • 罗萍;黄龙;邱双杰;王康乐;刘泽浪;甄少伟;曾鹏灏 - 电子科技大学
  • 2016-08-17 - 2018-10-26 - H02M1/38
  • 本发明属于电子电路技术领域,涉及基于零电压启动的DC‑DC变换器自适应死区产生电路。该自适应死区产生电路通过电流采样电路对DC‑DC变换器的负载电流进行采样,并转化成电压信息,得到采样电压作为积分器电路的输入电压;积分控制电路对积分器电路的积分进行控制;最后波形处理电路对积分器电路的输出波形进行处理后得到含有自适应死区的功率管栅驱动信号。本发明的有益效果为,能有效地根据DC‑DC变换器的负载变化情况自适应地为功率管提供最优死区时间,保证功率管的零电压开启。该电路与传统固定死区电路相比,其开关管的导通损耗近似为零,输出波形在不同的负载情况下更加稳定,能有效提高DC‑DC变换器的效率。
  • 基于电压启动dc变换器自适应死区产生电路
  • [发明专利]一种用于低功耗流水线的时序控制电路-CN201610430318.2有效
  • 贺雅娟;艾国润;史兴荣;刘俐宏;甄少伟;罗萍;张波 - 电子科技大学
  • 2016-06-16 - 2018-09-21 - H03K5/135
  • 本发明属于电子电路技术领域,具体的说涉及一种用于低功耗流水线的时序控制电路。本发明为基于错误传播的Razor电路设计提供了一种新的延迟错误纠正技术,其具体实现为一种新的低功耗流水线时序控制电路。当流水线出现延迟错误的时候,这个新的延迟错误纠正技术能够在只损耗一个时钟周期的为代价,将延迟错误纠正过来。而且出错信号只在相邻的流水线控制器之间传递,不存在需要在整个芯片上传递的全局信号,所以这个技术可以用在大规模的线性流水线上。本发明的有益效果为,相对于传统的触发器电路,本发明的流水线控制器电路与相匹配的Rff相结合,可以在保持电路工作频率不变的情况下,降低供电电压,使电路依然正确工作。
  • 一种用于功耗流水线时序控制电路
  • [发明专利]一种带延迟检测的低功耗寄存器单元电路-CN201610321765.4有效
  • 贺雅娟;艾国润;史兴荣;刘俐宏;甄少伟;罗萍;张波 - 电子科技大学
  • 2016-05-16 - 2018-08-24 - H03K19/003
  • 本发明属于电子电路技术领域,具体的说涉及一种带延迟检测的低功耗寄存器单元电路。本发明主要为基于错误传播的Razor电路设计提供了具有数据转存功能的寄存器单元电路,该电路能完成数据存储,在数据指定窗口跳变的检测和数据转存的功能,数据从输入D到输出端口Q与数据从QS经过三态门到输出端口Q的延迟一致性非常好。本发明的有益效果为,相对于传统的基于触发器电路,本发明的寄存器单元电路与基于错误传播的Razor纠错电路相配合,可以在保持电路工作频率不变的情况下,降低供电电压,使电路正常工作。由于数字集成电路的功耗与供电电压成正比,供电电压下降就可以降低电路的功耗,对一般的数字集成电路供电电压可以下降10%以上,功耗降低15%以上。
  • 一种延迟检测功耗寄存器单元电路
  • [发明专利]一种基于AMS的异步时序电路设计方法-CN201510477677.9有效
  • 贺雅娟;万立;马斌;邢彦;甄少伟;罗萍;张波 - 电子科技大学
  • 2015-08-06 - 2018-03-20 - G06F17/50
  • 本发明属于数字电路技术领域,具体的说涉及一种基于AMS的异步时序电路设计方法。本发明的方法主要包括确定所设计的异步时序电路的整体架构;根据异步时序电路的特点将其划分为控制通路和数据通路两部分;以定制的方式完成替代全局时钟的控制通路设计,同时采用传统同步时序电路设计流程,以建立虚拟时钟的方式完成数据通路设计;利用所搭建的AMS仿真平台,对控制通路和数据通路进行仿真、验证,得到形成整体电路的结构。本发明的有益效果为,本发明基于解同步的设计思想,通过对整体系统进行数据通路和控制通路的有效划分,解决了与同步时序电路设计的兼容性问题,大大减少了仿真时间与难度,更有利于实现VLSI设计。
  • 一种基于ams异步时序电路设计方法
  • [发明专利]一种具有快速响应特性的低压差线性稳压器-CN201710311502.X有效
  • 罗萍;刘泽浪;黄锴;黄龙;甄少伟 - 电子科技大学
  • 2017-05-05 - 2018-03-06 - G05F1/56
  • 一种具有快速响应特性的低压差线性稳压器,属于模拟集成电路技术领域。本发明中开关功率管M5为NMOS管,使功率管的输出电阻减小,可提高负载突变时的响应速度;第一反馈电阻RFB1和第二反馈电阻RFB2的串联点连接误差放大器gm的负向输入端作为外环结构,开关功率管M5的源极连接运算放大器的负向输入端作为内环结构,同时采用双环结构,由于内环路的存在,可以在不加入弥勒电容的情况下,将系统的主极点定在误差放大器gm的输出端;而且内环路可以迅速对输出电压的变化做出反应,调节开关功率管M5的栅极电压,调节输出电流来保持输出电压的稳定。本发明尤其适用于要求负载变化调整速度快的低压差线性稳压器。
  • 一种具有快速响应特性低压线性稳压器
  • [发明专利]一种并联稳压电路-CN201710122932.7有效
  • 甄少伟;陶金;黄锴;王康乐;罗萍;贺雅娟;张波 - 电子科技大学
  • 2017-03-03 - 2018-03-02 - G05F1/575
  • 一种并联稳压电路,属于电子集成电路技术领域。包括由第一PMOS管M1、第二PMOS管M2、第一三极管Q1、第二三极管Q2、第一电阻R1和第二电阻R2组成的基准部分,以及由第二三极管Q2、第三电阻R3、第四电阻R4、第三PMOS管M3和第一电容C1构成的反馈部分,实现了齐纳管的I‑V特性,可替代齐纳管在电路中工作。本发明可利用普通BCD工艺实现,工艺简单;具有较小的静态电流,降低了功耗;采用负反馈结构实现并联稳压结构,有较高的稳压精度。
  • 一种并联稳压电路
  • [发明专利]一种用于TDC的亚稳态消除电路-CN201510562858.1有效
  • 甄少伟;刘俐宏;尤帅;艾国润;罗萍;贺雅娟;张波 - 电子科技大学
  • 2015-09-07 - 2017-12-22 - H03L7/08
  • 本发明属于电子电路技术领域,具体的说涉及一种用于TDC的亚稳态消除电路。本发明的电路主要结构由第一上升沿D触发器、第二上升沿D触发器、第三上升沿D触发器、第一下降沿D触发器和第二下降沿D触发器构成;第一上升沿D触发器的D输入端、第一下降沿触发器的D输入端接外部输入信号;第二上升沿D触发器的Q输出端接第三上升沿D触发器的时钟信号输入端;第二下降沿D触发器的Q输出端接第三上升沿D触发器的D输入端。本发明的有益效果为,在保证时间数字量化后的结果与传统TDC具有相同量程及分辨率的同时,能有效消除亚稳态产生的计时误差,极大的提高了TDC精度的可靠性。
  • 一种用于tdc亚稳态消除电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top