|
钻瓜专利网为您找到相关结果 15个,建议您 升级VIP下载更多相关专利
- [发明专利]一种多模态显示装置-CN202310450304.7在审
-
杨智策
-
上海科技大学
-
2023-04-24
-
2023-08-08
-
H04N13/275
- 本发明涉及一种多模态显示装置,其特征在于,包括N个模态显示器以及光学合成器,其中,N个模态显示器分别用于显示N个物理模态的光学信号,其中,N个光学信号的物理模态全部不同或者至少部分相同,光学合成器用于将N个模态显示器产生的内容在观测点合成在一起一并呈现给观测方设备,N≥2。从各个可度量的物理维度来看,本发明所公开的显示设备呈现的虚拟内容与真实物体几乎没有差异。与通常意义的显示装置一样,本发明的显示装置能够重复改变其显示内容,所以,与直接呈现真实物体相比,使用本发明提供的显示装置呈现的内容具有显著的灵活性。在真实物体不可获得或者获取成本较高的情况下,可以通过本发明公开的装置以较低的成本呈现该内容。
- 一种多模态显示装置
- [发明专利]一种基于FPGA的电路延迟系统-CN202310088945.2在审
-
杨智策;严悦励
-
上海科技大学
-
2023-02-03
-
2023-05-12
-
H03K5/00
- 本发明提供的一种基于FPGA的电路延迟系统,其特征在于,使用FPGA的逻辑门电路元件产生信号延迟,包括串联的N1个粗粒度延迟模块以及串联的N2个细粒度延迟模块,通过粗粒度延迟控制信号从N1个粗粒度延迟模块中选择n1个粗粒度延迟模块,通过细粒度延迟控制信号从N2个细粒度延迟模块中选择n2个细粒度延迟模块,输入信号先经过n1个粗粒度延迟模块后再经过n2个细粒度延迟模块产生最后的输出信号。本发明通过FPGA实现了一个可调的信号延迟系统,甚至可以达到皮秒级延迟。单个门电路延迟时间由不同厂家不同芯片的制造工艺决定。本发明仅使用FPGA门电路延迟实现,通过调整使用的门电路数量,可以完成皮秒级信号延迟效果,成本较低。
- 一种基于fpga电路延迟系统
- [发明专利]Wi-Fi环境下的硬件时钟同步方法、终端及存储介质-CN202110625219.0在审
-
杨智策;陈湃卓
-
上海科技大学
-
2021-06-04
-
2022-12-06
-
H04J3/06
- 本发明提供Wi‑Fi环境下的硬件时钟同步方法、终端及存储介质,以基于IEEE 802.11协议的TSF计数器为硬件时间戳的来源来计算TSF时钟所表示的时间,包括主时钟时间和从时钟时间;将主时钟时间与第一系统时钟时间同步;基于PTP时钟同步机制将从时钟时间同步到主时钟时间;将第二系统时钟时间同步到从时钟时间,以令第二系统时钟时间与第一系统时钟时间同步。本发明可以在现有市面上的Wi‑Fi网卡中通过利用TSF计数器来实现硬件PTP时钟同步方案,其工作方式与传统以太网网卡相同,并且可以直接对接已有的操作系统内核支持以及直接利用已有的用户态PTP工具进行同步。可扩展性强,很容易进行跨AP的时钟同步。且同步误差可达到1微秒左右,继承了硬件时间戳的稳定性和准确性。
- wifi环境硬件时钟同步方法终端存储介质
- [发明专利]数据的传输方法、AP和用户节点-CN201510532790.2有效
-
杨智策;王泽宇;张黔;刘云
-
华为技术有限公司
-
2015-08-26
-
2019-11-29
-
H04W74/00
- 本发明实施例提供一种数据的传输方法、AP和用户节点,该方法包括:AP接收第一节点发送的第一上行数据,并且,向第二节点发送下行数据;其中,第一节点为AP从弱信道节点集合中确定的上行弱信道节点,第二节点为AP从除第一节点之外的剩余弱信道节点集合中确定的下行弱信道节点,第二节点为与第一节点之间的信道质量满足预设阈值、且在AP上具备下行数据,并且是在AP上具备下行数据的弱信道节点中与AP之间的信道质量最差的弱信道节点;AP向所述第一节点发送第一应答消息,并接收所述第二节点发送第二应答消息。本发明实施例提供的方法,大大减少了弱信道节点的数据传输的时间,提升了网络整体的性能。
- 数据传输方法ap用户节点
|