|
|
钻瓜专利网为您找到相关结果 70个，建议您 升级VIP下载更多相关专利
- [发明专利]显示基板和显示装置-CN202211385609.6有效
-
卢江楠;商广良;刘利宾;韩龙;冯宇
-
京东方科技集团股份有限公司
-
2021-03-24
-
2023-09-22
-
G09G3/3266
- 提供一种显示基板和显示装置。显示基板包括：移位寄存器单元、第一时钟信号线和第一电源线，移位寄存器单元包括电荷泵电路，电荷泵电路包括第一电容、第一晶体管和第二电容，电荷泵电路分别与第一输入节点和第一节点电连接，第一电容的第一极板与第一时钟信号线相连，第一电容的第二极板与第一输入节点相连，第二电容的第一极板与第一电源线相连，第二电容的第二极板与第一节点相连，第一晶体管的栅极与第一晶体管的第一极或第二极相连，第一电容在衬底基板上的正投影和第一晶体管在衬底基板上的正投影相邻，并且第二电容在衬底基板上的正投影与第一晶体管在衬底基板上的正投影相邻。
- 显示显示装置
- [发明专利]显示基板和显示装置-CN202180000576.6有效
-
卢江楠;商广良;刘利宾;韩龙;冯宇
-
京东方科技集团股份有限公司
-
2021-03-24
-
2023-08-04
-
G09G3/3266
- 提供一种显示基板和显示装置。显示基板包括：移位寄存器单元、第一时钟信号线和第一电源线，移位寄存器单元包括电荷泵电路，电荷泵电路包括第一电容、第一晶体管和第二电容，电荷泵电路分别与第一输入节点和第一节点电连接，第一电容的第一极板与第一时钟信号线相连，第一电容的第二极板与第一输入节点相连，第二电容的第一极板与第一电源线相连，第二电容的第二极板与第一节点相连，第一晶体管的栅极与第一晶体管的第一极或第二极相连，第一电容在衬底基板上的正投影和第一晶体管在衬底基板上的正投影相邻，并且第二电容在衬底基板上的正投影与第一晶体管在衬底基板上的正投影相邻。
- 显示显示装置
- [发明专利]阵列基板及其显示面板和显示装置-CN202180000444.3在审
-
刘利宾;卢江楠
-
京东方科技集团股份有限公司
-
2021-03-11
-
2023-05-09
-
H10K59/121
- 一种阵列基板及其显示面板和显示装置。阵列基板包括：衬底(300)和多个形成在衬底(300)上的子像素，子像素包括像素电路，像素电路包括多个晶体管，多个晶体管包括至少一个氧化物晶体管；其中，阵列基板还包括：氧化物半导体层(340)，形成在衬底(300)上，氧化物半导体层(340)包括氧化物晶体管的沟道区；第一平坦层(108)，形成在衬底(300)上，并覆盖至少部分氧化物半导体层(340)，第一平坦层(108)上具有凹陷区域(108a)，凹陷区域(108a)在衬底(300)上的正投影的至少部分位于氧化物晶体管的沟道区在衬底上的正投影的外侧开设有环形图案，环形图案为环形通孔或环形凹槽，环形图案在衬底上的正投影环绕氧化物晶体管的沟道区在衬底上的正投影；阻挡部(3710)，形成在第一平坦层(108)远离衬底(300)的一侧，阻挡部(3710)在衬底(300)上的正投影的至少部分与覆盖氧化物晶体管的沟道区在衬底上的正投影存在交叠，且阻挡部(3710)在衬底上的正投影与凹陷区域在衬底上的正投影的至少部分存在交叠，且阻挡部(3710)的部分阻挡部填充在环形图案凹陷区域内。该方案可提高产品稳定性。
- 阵列及其显示面板显示装置
- [发明专利]显示基板、显示面板和显示装置-CN202111168519.7在审
-
单真真;刘利宾;卢江楠;史世明
-
京东方科技集团股份有限公司
-
2021-09-30
-
2023-04-07
-
H10K59/131
- 提供一种显示基板、显示面板和显示装置。所述显示基板包括：设置于衬底基板的第一半导体层；设置于第一半导体层远离衬底基板一侧的第一导电层；和设置于第一导电层远离衬底基板一侧的第二导电层。显示基板还包括设置于衬底基板的像素驱动电路，像素驱动电路包括驱动电路、存储电路和复位电路，复位电路与驱动电路的第一端电连接，用于在初始化阶段，对驱动电路的第一端的电位进行初始化，驱动电路用于在其控制端的电位的控制下，控制驱动电路的第一端与驱动电路的第二端之间连通，储能电路与驱动电路的控制端电连接，用于储存电能；复位电路包括第一电容，存储电路包括第二电容，第一电容的第一极板和第一电容的第二极板在衬底基板上的正投影重叠部分的面积小于第二电容的第一极板和第二电容的第二极板在衬底基板上的正投影重叠部分的面积。
- 显示面板显示装置
- [发明专利]显示基板和显示装置-CN202180001557.5在审
-
商广良;刘利宾;温梦阳;卢江楠;王丽;韩龙
-
京东方科技集团股份有限公司
-
2021-06-18
-
2023-03-21
-
H01L27/12
- 本公开实施例提供了一种显示基板，包括：显示区域和围绕所述显示区域的周边区域，所述显示区域内设置有呈阵列排布的多个像素单元，全部所述像素单元划分为n个像素单元组，每个像素单元组配置有对应的第一栅线和重置信号线，所述周边区域内设置有驱动模块，所述驱动模块包括：第一栅驱动电路，所述第一栅驱动电路配置有能够依次输出处于有效电平状态的第一栅驱动信号的n+x个第一信号输出端，n和x均为正整数且x≥2；第i个所述像素单元组所配置的所述第一栅线与第i+x个所述第一信号输出端电连接，第i个所述像素单元组所配置的所述重置信号线与第i个所述第一信号输出端电连接，i为正整数且i≤n。
- 显示显示装置
- [发明专利]阵列基板和显示装置-CN202180001730.1在审
-
刘利宾;卢江楠;史世明;王丽
-
京东方科技集团股份有限公司
-
2021-06-29
-
2023-03-14
-
H01L27/12
- 一种阵列基板和显示装置。该阵列基板包括多个像素驱动电路；各像素驱动电路包括驱动晶体管、第一发光控制晶体管、补偿晶体管、第一初始化晶体管和第二初始化晶体管；第一初始化晶体管的第一极和第一发光控制晶体管的第一极连接至第一节点，第一初始化晶体管被配置为通过第一节点向发光元件的阳极提供第一初始化信号，第二初始化晶体管的第一极和补偿晶体管的第一极连接至第二节点，第一初始化晶体管的第二极被配置为接收第一初始化信号，发光元件的阴极被配置为接收第一驱动信号，第一初始化信号的电位和第一驱动信号的电位之间的差值小于1.5V。由此，该阵列基板可改善低灰阶下频闪和亮度不均问题，并可提高对比度。
- 阵列显示装置
- [发明专利]显示面板、显示装置-CN202111013370.5在审
-
董甜;卢江楠;刘利宾
-
京东方科技集团股份有限公司
-
2021-08-31
-
2023-03-03
-
H01L27/12
- 本公开涉及显示技术领域，提出一种显示面板、显示装置，显示面板中的像素驱动电路包括驱动晶体管和第二晶体管，显示面板还包括：衬底基板、第一导电层、第二导电层、第三导电层，第一导电层包括：多个第一导电部、多条栅极驱动信号线，第一导电部用于形成驱动晶体管的栅极；栅极驱动信号线的部分结构用于形成第二晶体管的栅极；第二导电层包括：多个第二导电部，第二导电部在衬底基板上的正投影位于栅极驱动信号线在衬底基板上的正投影远离第一导电部在衬底基板上的正投影的一侧，在第一方向上相邻的两第二导电部电连接；第三导电层包括：多条第一电源线，至少部分第二导电部通过过孔连接第一电源线。该显示面板具有较好的显示效果。
- 显示面板显示装置
- [发明专利]移位寄存器单元及其驱动方法、栅极驱动电路和显示装置-CN202180001368.8在审
-
商广良;刘利宾;卢江楠;冯宇;殷新社;史世明
-
京东方科技集团股份有限公司
-
2021-05-31
-
2023-02-24
-
G09G3/36
- 公开了一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。移位寄存器单元包括：输入电路(110)、第一控制电路(120)、输出电路(140)、输出降噪电路(130)和复位电路(150)；输入电路(110)与输入端(IN)连接，且配置为响应于输入端(IN)输入的输入信号对第一节点(P1)的电平进行控制；第一控制电路(120)与第一节点(P1)、第二节点(P2)和第一时钟信号端(CK)连接，且配置为在第一节点(P1)的电平和第一时钟信号端(CK)提供的第一时钟信号的控制下，对第二节点(P2)的电平进行控制；输出电路(140)与输出端(OUT)连接，且配置为在第二节点(P2)的电平的控制下，在输出端(OUT)输出输出信号；输出降噪电路(130)与输出端(OUT)连接，且配置为在第一节点(P1)的电平的控制下，对输出端(OUT)降噪；复位电路(150)与总复位端(RST)和第一电压端(VGH)连接，且配置为响应于总复位端(RST)提供的总复位信号，使得输出降噪电路(130)截止，总复位信号在第一操作阶段为无效电平，在第二操作阶段包括至少一段有效电平。移位寄存器单元可以避免因输出降噪电路(130)中的晶体管长时间连续导通而影响输出降噪电路的输出复位和降噪能力，从而可以延长移位寄存器单元的使用寿命，提高显示面板的显示质量。
- 移位寄存器单元及其驱动方法栅极电路显示装置
- [发明专利]移位寄存器单元及其驱动方法、栅极驱动电路、显示装置-CN202080000303.7有效
-
商广良;卢江楠;郑灿;张浩;韩龙;刘利宾;史世明;王大巍
-
京东方科技集团股份有限公司
-
2020-03-18
-
2023-02-07
-
G09G3/36
- 一种移位寄存器单元，包括：输入电路(11)、第一控制电路(12)、第二控制电路(13)和输出电路(14)。输入电路(11)配置为在第一时钟信号端(CLK1)的控制下，向第一控制节点(P1)提供信号输入端(INPUT)的信号，以及在第一时钟信号端(CLK1)和第一控制节点(P1)的控制下，向第二控制节点(P2)提供第一电源端(VSS)或第一时钟信号端(CLK1)的信号(301)；第一控制电路(12)配置为在第一控制节点(P1)、第二控制节点(P2)和第一电源端(VSS)的控制下，向第一输出端(GP)提供第二电源端(VDD)或第二时钟信号端(CLK2)的信号(302)；第二控制电路(13)配置为在第一输出端(GP)、第三时钟信号端(CLK3)和第四时钟信号端(CLK4)的控制下，向第二输出端(GO)提供第一电源端(VSS)的信号；输出电路(14)配置为在第一输出端(GP)的控制下，向第二输出端(GO)提供第二电源端(VDD)的信号(303)，以及利用第一电源端(VSS)的信号抑制第二输出端(GO)的漏电(304)。
- 移位寄存器单元及其驱动方法栅极电路显示装置
|
