专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果12个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置结构-CN201710948498.8有效
  • 陈万得;陈重辉;陈威志;陈启平;黄文社;林碧玲;刘胜峯 - 台湾积体电路制造股份有限公司
  • 2017-10-12 - 2021-10-08 - H01L23/40
  • 本申请提供半导体装置结构,半导体装置结构包含半导体基底、栅极堆叠以及互连结构位于栅极堆叠和半导体基底上方。半导体装置结构也包含电阻元件位于互连结构上方,且电阻元件位于栅极堆叠的正上方。半导体装置结构还包含导热元件位于互连结构上方,在电阻元件的主表面上的导热元件的直接投影延伸跨过主表面的第一虚线的一部分和第二虚线的一部分,第一虚线垂直于第二虚线,第一虚线和第二虚线相交于主表面的中心,半导体装置结构包含介电层将导热元件与电阻元件隔开。
  • 半导体装置结构
  • [发明专利]互连结构及其制造方法-CN202110184546.7在审
  • 李回;黄柏翔;黄文社;王仁宏;宋述仁;纪志坚;李佩璇 - 台湾积体电路制造股份有限公司
  • 2021-02-10 - 2021-08-20 - H01L23/528
  • 本文公开了沿接触蚀刻停止层(CESL)和互连件之间的界面表现出减少的铜空位累积的互连结构以及制造方法。方法包括:在介电层中形成铜互连件;以及在铜互连件和介电层上方沉积金属氮化物CESL。金属氮化物CESL和铜互连件之间的界面具有第一表面氮浓度、第一氮浓度和/或第一数量的氮‑氮结合。实施氮等离子体处理以修改金属氮化物CESL和铜互连件之间的界面。氮等离子体处理将第一表面氮浓度增大至第二表面氮浓度,将第一氮浓度增大至第二氮浓度和/或将第一数量的氮‑氮结合增大至第二数量的氮‑氮结合,它们的每个可以最小化界面处铜空位的累积。
  • 互连结构及其制造方法
  • [发明专利]半导体器件及其制造方法-CN202110191604.9在审
  • 詹宏伟;郑咏世;黄文社 - 台湾积体电路制造股份有限公司
  • 2021-02-19 - 2021-08-20 - H01L21/822
  • 一种形成半导体器件的方法包括形成导电部件和第一穿通停止层,其中导电部件具有第一顶面,并且第一穿通停止层具有与第一顶面基本水平的第二顶面。该方法还包括在第一穿通停止层上形成电阻元件。该方法还包括蚀刻通过电阻元件的第一部分以形成第一沟槽,该沟槽同时暴露第一穿通停止层的第二顶面和电阻元件的第一侧壁表面。该方法还包括在第一沟槽内形成第一导电通孔,其中第一导电通孔与电阻元件的第一侧壁表面接触。本申请的实施例提供了半导体器件及其制造方法。
  • 半导体器件及其制造方法
  • [发明专利]半导体器件及其形成方法-CN202110176500.0在审
  • 黄文社;陈郁翔;陈启平 - 台湾积体电路制造股份有限公司
  • 2021-02-09 - 2021-07-23 - H01L27/092
  • 器件包括:包含第一晶体管的器件层;第一互连结构,位于器件层的前侧上;以及第二互连结构,位于器件层的背侧上。第二互连结构包括:第一介电层,位于器件层的背侧上;接触件,穿过第一介电层延伸至第一晶体管的源极/漏极区域;导线,通过接触件电连接至第一晶体管的源极/漏极区域;以及散热路径,热连接至器件层,散热路径延伸至第二互连结构的与器件层相对的表面。散热路径包括伪通孔。本申请的实施例还涉及半导体器件及其形成方法。
  • 半导体器件及其形成方法
  • [发明专利]去嵌入的方法和装置-CN201010222592.3有效
  • 卓秀英;黄俊凯;黄文社;刘莎莉 - 台湾积体电路制造股份有限公司
  • 2010-07-02 - 2011-01-12 - G01R31/26
  • 本发明提供一种去嵌入的方法和装置,该方法包括:形成具有待测元件的受测结构,待测元件嵌入受测结构之内,受测结构具有多个左测试焊盘和多个右测试焊盘,右测试焊盘和左测试焊盘耦接待测元件,待测元件将受测结构分成左半结构和右半结构,每一左半结构和右半结构均具有本征传输参数;形成多个虚设受测结构,每一虚设受测结构均包括左焊盘和右焊盘;测量受测结构和虚设受测结构的传输参数;以及使用左半结构和右结构的本征传输参数与受测结构和虚设受测结构的传输参数,推导待测元件的本征传输参数。本发明可避免过度去嵌入。
  • 嵌入方法装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top