|
|
钻瓜专利网为您找到相关结果 7个，建议您 升级VIP下载更多相关专利
- [实用新型]一种微小型SAR系统的数字模块-CN202020765652.5有效
-
孙宁霄;金兆健;许家麟;吴琼之
-
北京耐数电子有限公司
-
2020-05-11
-
2020-12-29
-
G01S13/90
- 本实用新型涉及一种微小型SAR系统的数字模块。包括作为主芯片的FPGA芯片、用于采样外部射频回波信号的双通道模数转换芯片ADC和用于播放射频信号的单通道数模转换芯片DAC，双通道模数转换芯片ADC与单通道数模转换芯片DAC两者与FPGA芯片电连接；还包括第一差分时钟晶振OSC和第二差分时钟晶振OSC，第一差分时钟晶振OSC作为SATA接口的参考时钟，第二差分时钟晶振OSC作为系统的本地时钟；还包括用于存储FPGA程序的Flash存储芯片、用于实时成像处理的第一DDR3存储器、用于数据缓存的第二DDR3存储器以及用于存储数据的可插拔存储模块；还包括接口模块；还包括为各芯片供电的电源芯片。本数字模块符合小型化和轻量化的要求，集成度高且功耗低。
- 一种微小sar系统数字模块
- [实用新型]一种可扩展的DBF组合系统-CN202020765653.X有效
-
吴琼之;邢同鹤;孙宁霄;金兆健;许家麟
-
北京耐数电子有限公司
-
2020-05-11
-
2020-12-29
-
G01S7/285
- 本实用新型涉及一种可扩展的DBF组合系统。包括VPX架构的机箱，在机箱内安装有负责完成各模块间互联功能的背板模块，在背板模块上安装有一个负责完成对整个系统的控制、权值下发和数据快视功能的主控模块，在背板模块上还安装有多个负责完成回波数据的波束合成处理功能的DBF模块，在背板模块上还安装有一个负责完成本组合系统与外部系统接口互联功能的后I/O模块；主控模块通过后I/O模块具有用于支持多路时钟、同步、触发信号输入输出的多路光纤接口，每个DBF模块具有用于接收前端回波信号的多路光纤输入接口、用于DBF组合系统之间级联的多路板间光纤输入输出接口以及用于DBF模块之间级联的多路模块间光纤输入输出接口。本实用新型复用率高，构建成本低。
- 一种扩展dbf组合系统
- [实用新型]一种载荷数字处理板-CN202020766372.6有效
-
孙林;金兆健;孙宁霄;吴琼之;张连娟
-
北京耐数电子有限公司
-
2020-05-11
-
2020-10-30
-
G05B19/042
- 本实用新型涉及一种载荷数字处理板。包括FPGA芯片；还包括多个多路输入的模数转换芯片ADC以及多个多路输出的数模转换芯片DAC，各模数转换芯片ADC的输出端脚与FPGA芯片的输入端脚电连接，各数模转换芯片DAC的输入端脚与FPGA芯片的输出端脚电连接；还包括带有晶振的时钟芯片，参考时钟信号连接至时钟芯片的输入端脚，时钟芯片的输出端脚连接至FPGA芯片的时钟端脚，时钟芯片的控制输出端脚连接至各模数转换芯片ADC和各数模转换芯片DAC；还包括具有多路输入的测温电路，测温电路的输出通过低速模数转换芯片ADC连接至FPGA芯片；还包括接口芯片，多路监控信号通过接口芯片与FPGA芯片电连接；还包括电源芯片。本实用新型集成化程度高、处理功能强、能耗低。
- 一种载荷数字处理
- [实用新型]一种PCIe光纤数据转存卡-CN202020770854.9有效
-
金兆健;杨瑞璇;吴琼之;许家麟
-
北京耐数电子有限公司
-
2020-05-11
-
2020-10-23
-
H04B10/25
- 本实用新型涉及一种PCIe光纤数据转存卡。包括作为主芯片的FPGA芯片、用于存储FPGA程序的FLASH存储芯片以及PCIe转换模块，FPGA芯片通过高速串行收发器GTH与PCIe转换模块连接；还包括由四个DDR3存储器构成的缓存模块，各DDR3存储器与FPGA芯片连接；还包括两路QSFP接口，QSFP接口通过高速串行收发器GTH与FPGA芯片连接；还包括FMC连接器，FMC连接器通过高速串行收发器GTH和多路通用I/O接口与FPGA芯片连接；还包括用于对接外部SATA硬盘的四个SATA3连接器，各SATA3连接器通过高速串行收发器GTH与FPGA芯片连接。本实用新型通用性和扩展性强、数据传输速率高。
- 一种pcie光纤数据转存
- [实用新型]一种基于RFSoC和GPU的综合处理板-CN202020765655.9有效
-
金兆健;孙宁霄;许家麟;吴琼之;汪恩彬
-
北京耐数电子有限公司
-
2020-05-11
-
2020-10-16
-
G06F15/16
- 本实用新型涉及一种基于RFSoC和GPU的综合处理板。包括RFSoC芯片、GPU模块以及基板管理控制器BMC；RFSoC芯片包括处理系统PS和可编程逻辑PL，高速ADC/DAC单元与一个BALUN转换器连接；处理系统PS通过UART传输器和GPIO接口与GPU模块通信；处理系统PS通过JTAG接口和GPIO接口与基板管理控制器BMC通信，可编程逻辑PL通过GPIO接口与基板管理控制器BMC通信，GPU模块通过GPIO接口与基板管理控制器BMC通信；可编程逻辑PL通过GTY收发器与光模块和GPU模块的PCIe串行总线连接；还包括ETH‑SWITCH芯片，该芯片与处理系统PS和基板管理控制器BMC直接连接、与GPU模块通过PHY进行通信；还包括时钟分发电路。本实用新型运算处理能力强、集成化程度高、运行稳定、通用性强。
- 一种基于rfsocgpu综合处理
- [实用新型]一种基于COMe和FPGA的大带宽数字处理板-CN202020766347.8有效
-
金兆健;吴琼之;孔晓宇;孙宁霄
-
北京耐数电子有限公司
-
2020-05-11
-
2020-10-16
-
G06F13/40
- 本实用新型涉及一种基于COMe和FPGA的大带宽数字处理板。包括COMe模块、FPGA芯片以及基板管理控制器BMC，COMe模块与FPGA芯片之间通过PCIe总线和UART总线通信连接，基板管理控制器BMC通过UART总线与COMe模块和FPGA芯片连接；还包括由多个DDR存储器构成的缓存模块，缓存模块与FPGA芯片连接；还包括插接件P0至P5，插接件P0通过I2C总线与基板管理控制器BMC连接，插接件P1和P2通过GTH总线与FPGA芯片连接，插接件P3通过PCIe总线与COMe模块连接、并为COMe模块提供一路PCIe时钟，插接件P4通过GPIO接口与FPGA芯片连接、通过ETH PHY接口与COMe模块连接、并为FPGA提供两路时钟分别用于GTH BANK和通用BANK，插接件P5通过GPIO接口与FPGA芯片连接。本实用新型的数字处理板具有高处理性能、高传输速度以及更丰富的接口。
- 一种基于comefpga带宽数字处理
|
