“肖炏”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]球栅阵列卡边缘连接器-CN202210141587.2在审
发明人：刘沫;李祥;S·李;李景波;肖炏 -专利权人：英特尔公司
申请日： 2022-02-16 - 公布日： 2022-09-20 - 主分类号： H01R13/40 文献下载
摘要：在一个实施例中，一种卡边缘连接器包括：具有开口的壳体，第一电路板将插入该开口中；多个引脚，每个引脚具有第一端和第二端，多个引脚从开口内延伸穿过壳体的底表面，第一多个引脚的第一端与第一电路板的对应触点配接；以及多个球栅阵列(BGA)焊球，每个焊球都适配在多个引脚中的对应一个引脚的第二端处，多个引脚与第二电路板的对应导电区域配接，卡边缘连接器经由多个BGA焊球与该第二电路板的对应导电区域配接。描述并要求保护其它的实施例。
阵列边缘连接器

[发明专利]用于光线追踪指令处理和执行的装置和方法-CN202011270082.3在审
发明人： K·瓦德亚纳坦;M·阿波达卡;T·罗克斯;C·本廷;肖炏;C·布朗利;J·巴尔扎克 -专利权人：英特尔公司
申请日： 2019-11-28 - 公布日： 2021-01-22 - 主分类号： G06T15/06 文献下载
摘要：本申请公开了用于光线追踪指令处理和执行的装置和方法。用于执行光线追踪指令的装置和方法。例如，装置的一个实施例包括：执行电路，用于执行反离散化指令以将多个经离散化数据值转换为多个经反离散化数据值，反离散化指令包括用于标识源寄存器中的多个紧缩经离散化数据值的第一源操作数和用于标识其中要存储多个紧缩经反离散化数据值的目的地寄存器的目的地操作数，其中执行电路用于将源寄存器中的每个紧缩经离散化数据值转换为浮点值，将浮点值与第一值相乘以生成第一乘积并且将第一乘积加到第二值以生成经反离散化数据值，并且将经反离散化数据值存储在目的地寄存器中的紧缩数据元素位置中。
用于光线追踪指令处理执行装置方法

[发明专利]用于加速数据结构修整的装置和方法-CN202010940276.3在审
发明人： M·阿波达卡;C·本廷;肖炏;C·布朗利;T·罗利;J·巴尔扎克;T·施吕斯列尔 -专利权人：英特尔公司
申请日： 2019-11-28 - 公布日： 2020-12-15 - 主分类号： G06T15/06 文献下载
摘要：用于加速数据结构修整的装置和方法。例如，装置的一个实施例包括：光线生成器，用于在第一图形场景中生成多条光线；层级式加速数据结构生成器，用于构建包括多个层级式布置的节点的加速数据结构，多个层级式布置的节点包括按深度优先搜索(DFS)顺序被存储在存储器中的内节点和叶节点；遍历硬件逻辑，用于使光线中的一条或多条光线遍历通过加速数据结构；相交硬件逻辑，用于确定一条或多条光线与层级式加速数据结构内的一个或多个基元的相交；节点修整单元，包括用于按逆DFS顺序连续地读取通过存储器中的至少内节点、以便对层级式加速数据结构执行自底至顶的修整操作的电路和/或逻辑。
用于加速数据结构修整装置方法

[发明专利]具有有源电路的连接器-CN202010209909.3在审
发明人：郭宗儒;初昀辉;廖俊;肖炏;李景波;赵元宏;刘沫;B·李;J·A·麦考尔;J·李;叶晓宁;吴佐国;李祥 -专利权人：英特尔公司
申请日： 2020-03-23 - 公布日： 2020-12-04 - 主分类号： H01R13/66 文献下载
摘要：各实施例可以涉及连接器。连接器可以包括：多个连接器引脚，当印刷电路板(PCB)的元件和电子设备的元件与连接器耦合时，该多个连接器引脚将PCB的元件与电子设备的元件通信地耦合。连接器还可以包括与多个引脚中的一引脚通信地耦合的有源电路。有源电路可以被配置为使PCB的元件的阻抗与电子设备的元件的阻抗匹配。可以描述或要求保护其它实施例。
具有有源电路连接器

[发明专利]用于光线追踪指令处理和执行的装置和方法-CN201911193005.X在审
发明人： K·瓦德亚纳坦;M·阿波达卡;T·罗克斯;C·本廷;肖炏;C·布朗利;J·巴尔扎克 -专利权人：英特尔公司
申请日： 2019-11-28 - 公布日： 2020-07-10 - 主分类号： G06T15/06 文献下载
摘要：本申请公开了用于光线追踪指令处理和执行的装置和方法。用于执行光线追踪指令的装置和方法。例如，装置的一个实施例包括：执行电路，用于执行反离散化指令以将多个经离散化数据值转换为多个经反离散化数据值，反离散化指令包括用于标识源寄存器中的多个紧缩经离散化数据值的第一源操作数和用于标识其中要存储多个紧缩经反离散化数据值的目的地寄存器的目的地操作数，其中执行电路用于将源寄存器中的每个紧缩经离散化数据值转换为浮点值，将浮点值与第一值相乘以生成第一乘积并且将第一乘积加到第二值以生成经反离散化数据值，并且将经反离散化数据值存储在目的地寄存器中的紧缩数据元素位置中。
用于光线追踪指令处理执行装置方法

[发明专利]自底至顶的加速数据结构修整中的早期终止-CN201911193635.7在审
发明人：肖炏;M·阿波达卡;C·布朗利;T·罗克斯;J·巴尔扎克;G·利克托尔 -专利权人：英特尔公司
申请日： 2019-11-28 - 公布日： 2020-07-10 - 主分类号： G06T15/20 文献下载
摘要：用于自底至顶的BVH修整的装置和方法。例如，装置的一个实施例包括：层级式加速数据结构生成器，用于构建包括多个层级式布置的节点的加速数据结构；遍历硬件逻辑，用于使一条或多条光线遍历通过加速数据结构；相交硬件逻辑，用于判定一条或多条光线与层级式加速数据结构内的一个或多个基元之间的相交；节点单元，包括用于对层级式加速数据结构的节点执行修整操作的电路和/或逻辑，修整操作用于调整节点中的一个或多个节点的空间维度；以及早期终止评估器，用于基于与当前节点的一个或多个子节点相关联的修整数据来判定对于当前节点继续进行修整操作还是终止修整操作。
底至顶加速数据结构修整中的早期终止

[发明专利]用于加速数据结构修整的装置和方法-CN201911191075.1在审
发明人： M·阿波达卡;C·本廷;肖炏;C·布朗利;T·罗利;J·巴尔扎克;T·施吕斯列尔 -专利权人：英特尔公司
申请日： 2019-11-28 - 公布日： 2020-07-07 - 主分类号： G06T15/06 文献下载
摘要：用于加速数据结构修整的装置和方法。例如，装置的一个实施例包括：光线生成器，用于在第一图形场景中生成多条光线；层级式加速数据结构生成器，用于构建包括多个层级式布置的节点的加速数据结构，多个层级式布置的节点包括按深度优先搜索(DFS)顺序被存储在存储器中的内节点和叶节点；遍历硬件逻辑，用于使光线中的一条或多条光线遍历通过加速数据结构；相交硬件逻辑，用于确定一条或多条光线与层级式加速数据结构内的一个或多个基元的相交；节点修整单元，包括用于按逆DFS顺序连续地读取通过存储器中的至少内节点、以便对层级式加速数据结构执行自底至顶的修整操作的电路和/或逻辑。
用于加速数据结构修整装置方法

[发明专利]具有到其他印刷电路板的三维互连的印刷电路板（PCB）-CN201811383593.9在审
发明人：杜大桥;Z.周;J.廖;J.A.麦考尔;X.李;肖炏;张志超 -专利权人：英特尔公司
申请日： 2018-11-20 - 公布日： 2019-06-28 - 主分类号： H05K1/11 文献下载
摘要：提供了一种用于三维（“3D”）印刷电路板（“PCB”）到印刷电路板接口的系统。第一PCB包括设置在第一PCB的一个或多个边缘上的第一着陆垫。第一着陆垫电耦合到设置在第二PCB上的导电管脚或第二着陆垫。第二着陆垫可以设置在第二PCB中的槽中。第一着陆垫和第二着陆垫之间的接口可以提供优于传统PCB到PCB接口的各种优点，诸如改善的信号完整性、改善的电源完整性、增大的接触密度、减小的时钟抖动等。
着陆印刷电路板印刷电路板接口电源完整性信号完整性导电管脚三维互连时钟抖动电耦合增大的减小三维

[发明专利]宽边耦合差分设计-CN201510176973.5有效
发明人：肖炏;R.恩里奎兹斯巴亚马;欧阳攻 -专利权人：英特尔公司
申请日： 2015-04-15 - 公布日： 2018-06-26 - 主分类号： H05K3/00 文献下载
摘要：本文描述一种宽边耦合差分设计。该设计可包括差分对。差分对的各迹线包括宽部和窄部。差分对的第一迹线的宽部将与差分对的第二迹线的窄部对齐。另外，差分对的第二迹线的宽部将与差分对的第一迹线的窄部对齐，使得差分对的迹线的宽部和窄部交错。
迹线窄部宽边耦合对齐宽部交错

[发明专利]在单端信号传输中降低远端串扰的方法及装置-CN201380060917.4在审
发明人： R·恩里克斯希巴亚麻;肖炏;N·A·萨瓦拉卡斯特罗;M·赖;Y·朱 -专利权人：英特尔公司
申请日： 2013-12-13 - 公布日： 2015-10-07 - 主分类号： H01L23/12 文献下载
摘要：一种降低串扰的方法。方法可包括在第一垂直导体之上形成第一接触。方法可包括在第二垂直导体之上形成第二接触。方法可包括在第三垂直导体之上形成第三接触。方法可包括在第一接触、第二接触、以及第三接触之间形成容性耦合器，其中容性耦合器用以消除来自第一垂直导体而被接收于第二垂直导体和第三垂直导体的串扰。
信号传输降低远端方法装置

1
共 10 条