专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果12个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体器件-CN201880011999.6有效
  • 约亨·克拉夫特;乔治·帕特德尔;安德森·辛格拉尼;拉斐尔·科佩塔;弗朗兹·施兰克 - AMS有限公司
  • 2018-02-14 - 2023-07-07 - H01L23/48
  • 半导体器件包括半导体本体和导电通孔,该导电通孔延伸通过半导体本体的至少一部分,其中通孔具有在第一横向方向上给出的横向尺寸,该第一横向方向垂直于由通孔的主延伸轴线给出的垂直方向,并且其中通孔具有顶侧和背离顶侧的底侧。半导体器件还包括被布置在通孔的底侧处的平行于第一横向方向的平面中的导电蚀刻停止层,以及位于通孔的底部侧的平行于第一横向方向的平面中的至少一个导电接触层。蚀刻停止层在第一横向方向上的横向范围大于通孔的横向尺寸,并且接触层在第一横向方向上的横向范围小于通孔的横向尺寸。此外,蚀刻停止层在垂直方向上被布置在导电通孔与接触层之间。
  • 半导体器件
  • [发明专利]用于制造半导体器件的方法以及半导体器件-CN201880060529.9有效
  • 乔治·帕特德尔;约亨·克拉夫特;拉斐尔·科佩塔 - AMS有限公司
  • 2018-08-23 - 2023-06-16 - H01L21/768
  • 提供一种用于制造半导体器件(10)的方法。该方法包括以下步骤:提供半导体主体(11);在半导体主体(11)中沿垂直方向(z)形成沟槽(12),该垂直方向(z)垂直于半导体主体(11)的延伸主平面;以及用隔离层(14)涂覆沟槽(12)的内壁(13)。该方法还包括以下步骤:用金属化层(15)涂覆内壁(13)处的隔离层(14);至少部分地用导电接触层(17)涂覆半导体主体(11)的、形成有沟槽(12)的顶侧(16),其中,接触层(17)与金属化层(15)电连接;用覆盖层(24)涂覆沟槽(12)并且至少部分地涂覆半导体主体(11)的顶侧(16),以及通过至少部分地去除接触层(17)和覆盖层(24),在半导体主体(11)的顶侧(16)处形成接触焊盘(18)。此外,提供一种半导体器件(10)。
  • 用于制造半导体器件方法以及
  • [发明专利]用于检测动态压力变化的集成光学传感器和方法-CN201980059409.1有效
  • 戈兰·斯托扬诺维奇;科林·斯蒂尔;延斯·霍弗里希特;卡塔林·拉扎尔;约亨·克拉夫特 - AMS国际有限公司
  • 2019-09-17 - 2023-03-14 - G01L9/00
  • 一种用于检测动态压力变化的集成光学传感器(1)包括:微机电系统MEMS管芯(10),其具有MEMS膜片(11),该MEMS膜片具有第二侧(13)以及暴露于动态压力变化的第一侧(12);以及专用集成电路ASIC管芯(20),其具有光学干涉仪组件。干涉仪组件包括光束分离元件(21)、光束合并元件(22)以及检测器(24),该光束分离元件用于接收来自光源(23)的源光束(30)并用于将源光束(30)分离成在第一光束路径中的探测光束(31)和在第二光束路径中的参考光束(32),该光束合并元件用于将探测光束(31)与参考光束(32)合并成叠加光束(33),并且该检测器配置为根据叠加光束(33)来生成电子干涉信号。相对于ASIC管芯(20)将MEMS管芯(10)布置为使得在膜片的第二侧(12)与ASIC管芯(20)之间形成间隙,其中该间隙限定腔体(14)并具有间隙高度。探测光束(31)的第一光束路径包括:耦合到腔体(14)中、从膜片(11)的偏转点或偏转表面(16)反射出来以及耦合出腔体(14)。
  • 用于检测动态压力变化集成光学传感器方法
  • [发明专利]衬底通孔及制造衬底通孔的方法-CN202080061616.3在审
  • 乔治·帕特德尔;约亨·克拉夫特;斯蒂芬·杰森尼戈 - AMS有限公司
  • 2020-08-27 - 2022-04-12 - H01L21/768
  • 一种开放式衬底通孔(1)TSV包括绝缘层(20),该绝缘层与沟槽(14)的侧壁(15)的至少部分以及与衬底主体(10)的表面(13)相邻设置。TSV还包括:金属化层(30),其与绝缘层(20)的至少部分以及与所述沟槽(14)的底壁(16)的至少部分相邻设置;再分布层(40),其与金属化层(30)的至少部分以及与绝缘层(20)的与表面(13)相邻设置的部分相邻设置;以及覆盖层(50),其与金属化层(30)的至少部分以及与再分布层(40)的至少部分相邻设置。绝缘层(20)和/或覆盖层(50)包括在材料特性方面彼此不同的子层(21、22、51、52)。子层中的第一层(21、51)与侧壁(15)的至少部分以及与表面(13)的至少部分相邻设置,并且子层中的第二层(22、52)与表面(13)的至少部分相邻设置。
  • 衬底制造方法
  • [发明专利]带有贯穿衬底通孔的半导体器件-CN201980029058.X在审
  • 约亨·克拉夫特;乔治·帕特德尔;安德森·辛格拉尼;拉斐尔·科佩塔;弗朗兹·施兰克 - AMS有限公司
  • 2019-03-20 - 2021-03-09 - H01L23/48
  • 本发明涉及一种半导体器件(10),包括半导体主体(11);延伸穿过该半导体主体(11)的至少一部分的导电通孔(12),其中所述通孔(12)具有顶侧(13)和背离该顶侧(13)的底侧(14);在平行于横向方向(x)的平面中被布置在通孔(12)的底侧(14)处的蚀刻停止层(15),其中横向方向(x)垂直于由通孔(12)的延伸主轴线给出的垂直方向(z);以及在平行于横向方向(x)的平面中被布置在通孔(12)的底侧(14)处的导电接触层(16)。蚀刻停止层(15)在竖直方向(z)上被布置在导电通孔(12)和接触层(16)之间,蚀刻停止层(15)在横向方向(x)上的横向范围为通孔(12)在横向方向(x)上的横向范围的至少2.5倍,并且接触层(16)的横向范围小于通孔(12)的横向范围,或者接触层(16)的横向范围是通孔(12)的横向范围的至少2.5倍。
  • 带有贯穿衬底半导体器件

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top